Thông tin sản phẩm

Microsemi DDR_AXI4_Arbiter là một thiết bị triển khai phần cứng thường được sử dụng trong các ứng dụng video và đồ họa. Nó được thiết kế để hỗ trợ Bộ nhớ truy cập ngẫu nhiên động đồng bộ tốc độ dữ liệu kép (DDR) (SDRAM) để xử lý nhanh trong các hệ thống video.
Thiết bị được trang bị các tính năng chính như mô tả thiết kế, đầu vào và đầu ra, thông số cấu hình và sơ đồ thời gian để hoạt động hiệu quả.

Các tính năng chính

• Hỗ trợ DDR SDRAM
• Mô tả thiết kế hiệu quả
• Nhiều đầu vào và đầu ra
• Các tham số có thể định cấu hình để tùy chỉnh
• Biểu đồ thời gian để đánh giá hiệu suất chính xác

Các gia đình được hỗ trợ

DDR_AXI4_Arbiter được thiết kế để hỗ trợ nhiều dòng sản phẩm cho các ứng dụng video và đồ họa.

Hướng dẫn sử dụng sản phẩm

Để sử dụng thiết bị Microsemi DDR_AXI4_Arbiter, hãy làm theo hướng dẫn cài đặt được cung cấp trong hướng dẫn sử dụng. Thiết bị phải được cài đặt bởi một kỹ thuật viên có trình độ để đảm bảo chức năng phù hợp. Sau khi cài đặt, thiết bị có thể được cấu hình bằng cách sử dụng các tham số cấu hình được cung cấp trong hướng dẫn sử dụng. Sơ đồ thời gian nên được sử dụng để đánh giá hiệu suất của thiết bị. Trong trường hợp có bất kỳ vấn đề hoặc thắc mắc nào liên quan đến thiết bị, hãy liên hệ với bộ phận hỗ trợ bán hàng của Microsemi thông qua thông tin liên hệ được cung cấp.
Microsemi không bảo đảm, đại diện hoặc đảm bảo về thông tin có trong tài liệu này hoặc tính phù hợp của các sản phẩm và dịch vụ của mình cho bất kỳ mục đích cụ thể nào, cũng như Microsemi không chịu bất kỳ trách nhiệm pháp lý nào phát sinh từ việc ứng dụng hoặc sử dụng bất kỳ sản phẩm hoặc mạch điện nào. Các sản phẩm được bán dưới đây và bất kỳ sản phẩm nào khác do Microsemi bán đã được thử nghiệm giới hạn và không được sử dụng cùng với các thiết bị hoặc ứng dụng quan trọng. Bất kỳ thông số kỹ thuật hiệu suất nào được cho là đáng tin cậy nhưng chưa được xác minh và Người mua phải tiến hành và hoàn thành tất cả các hoạt động và thử nghiệm khác của sản phẩm, một mình và cùng với hoặc được lắp đặt trong bất kỳ sản phẩm cuối nào. Người mua không được dựa vào bất kỳ dữ liệu và thông số kỹ thuật hiệu suất hoặc thông số nào do Microsemi cung cấp. Người mua có trách nhiệm xác định một cách độc lập tính phù hợp của bất kỳ sản phẩm nào và kiểm tra và xác minh các sản phẩm đó. Thông tin do Microsemi cung cấp dưới đây được cung cấp “nguyên trạng, ở đâu” và với tất cả các lỗi và toàn bộ rủi ro liên quan đến thông tin đó hoàn toàn thuộc về Người mua. Microsemi không cấp, rõ ràng hoặc ngầm định, cho bất kỳ bên nào bất kỳ quyền sáng chế, giấy phép hoặc bất kỳ quyền SHTT nào khác, cho dù liên quan đến bản thân thông tin đó hay bất kỳ điều gì được mô tả bởi thông tin đó. Thông tin được cung cấp trong tài liệu này là độc quyền của Microsemi và Microsemi có quyền thực hiện bất kỳ thay đổi nào đối với thông tin trong tài liệu này hoặc bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo.
Về Microsemi
Microsemi, một công ty con thuộc sở hữu hoàn toàn của Microchip Technology Inc. (Nasdaq: MCHP), cung cấp danh mục toàn diện các giải pháp bán dẫn và hệ thống cho hàng không vũ trụ và quốc phòng, truyền thông, trung tâm dữ liệu và thị trường công nghiệp. Các sản phẩm bao gồm các mạch tích hợp tín hiệu hỗn hợp tương tự hiệu suất cao và được tăng cường bức xạ, FPGA, SoC và ASIC; sản phẩm quản lý điện năng; các thiết bị thời gian và đồng bộ hóa và các giải pháp thời gian chính xác, thiết lập tiêu chuẩn của thế giới về thời gian; thiết bị xử lý giọng nói; Giải pháp RF; các thành phần rời rạc; giải pháp lưu trữ và truyền thông doanh nghiệp, công nghệ bảo mật và chống tampsản phẩm er; Giải pháp Ethernet; Nguồn-over-Ethernet IC và midspans; cũng như các khả năng và dịch vụ thiết kế tùy chỉnh. Tìm hiểu thêm tại www.microsemi.com.
Trụ sở chính của Microsemi
Một doanh nghiệp, Aliso Viejo,
CA 92656 Hoa Kỳ
Ở Hoa Kỳ: +1 800-713-4113 Bên ngoài Hoa Kỳ: +1 949-380-6100 Doanh số: +1 949-380-6136
Số Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
www.microsemi.com
© 2022 Microsemi, công ty con thuộc sở hữu hoàn toàn của Microchip Technology Inc. Mọi quyền được bảo lưu. Microsemi và biểu trưng Microsemi là các nhãn hiệu đã đăng ký của Microsemi Corporation. Tất cả các nhãn hiệu và nhãn hiệu dịch vụ khác là tài sản của chủ sở hữu tương ứng.
Lịch sử sửa đổi
Lịch sử sửa đổi mô tả những thay đổi đã được thực hiện trong tài liệu. Những thay đổi được liệt kê theo bản sửa đổi, bắt đầu từ ấn phẩm mới nhất.
Bản sửa đổi 1.0
Lần xuất bản đầu tiên của tài liệu này.

Giới thiệu

Kỷ niệm là một phần không thể thiếu của bất kỳ ứng dụng đồ họa và video điển hình nào. Chúng được sử dụng để đệm dữ liệu pixel video. Một bộ đệm phổ biến cũample hiển thị bộ đệm khung trong đó dữ liệu pixel video hoàn chỉnh cho một khung hình được lưu vào bộ nhớ đệm.
Tốc độ dữ liệu kép (DDR) Bộ nhớ truy cập ngẫu nhiên động đồng bộ (SDRAM) là một trong những bộ nhớ thường được sử dụng trong các ứng dụng video để lưu vào bộ đệm. SDRAM được sử dụng vì tốc độ của nó cần thiết để xử lý nhanh trong các hệ thống video.

Triển khai phần cứng

Mô tả thiết kế

DDR AXI4 Arbiter cung cấp giao diện chính AXI4 cho bộ điều khiển DDR trên chip. Trọng tài hỗ trợ tối đa tám kênh ghi và tám kênh đọc. Khối phân xử giữa tám kênh đọc để cung cấp quyền truy cập vào kênh đọc AXI theo cách đến trước phục vụ trước. Tương tự, khối phân xử giữa tám kênh ghi để cung cấp quyền truy cập vào kênh ghi của AXI theo cách ai đến trước được phục vụ trước. Tất cả tám kênh đọc và ghi đều có mức độ ưu tiên như nhau. Giao diện chính AXI4 của Arbiter IP có thể được định cấu hình cho nhiều độ rộng dữ liệu khác nhau, từ 32 bit đến 512 bit.
Hình dưới đây cho thấy sơ đồ sơ đồ chân cấp cao nhất của DDR AXI4 Arbiter.
Sơ đồ khối pin-out cấp cao nhất cho Giao diện Trọng tài gốc
Sơ đồ khối cấp cao nhất cho Giao diện Arbiter Bus
Giao dịch đọc được kích hoạt bằng cách đặt tín hiệu đầu vào r(x)_req_i ở mức cao trên một kênh đọc cụ thể. Trọng tài phản hồi bằng cách xác nhận khi nó sẵn sàng phục vụ yêu cầu đọc. Sau đó nó làampcác tập tin địa chỉ AXI bắt đầu và kích thước cụm đọc được nhập từ bộ điều khiển chính bên ngoài. Kênh xử lý các đầu vào và tạo các giao dịch AXI cần thiết để đọc dữ liệu từ bộ nhớ DDR. Đầu ra dữ liệu đọc từ trọng tài là chung cho tất cả các kênh đọc. Trong quá trình đọc dữ liệu, giá trị đọc dữ liệu hợp lệ của kênh tương ứng tăng cao. Kết thúc giao dịch đọc được biểu thị bằng tín hiệu đọc xong khi tất cả các byte được yêu cầu được gửi đi.
Tương tự như giao dịch đọc, giao dịch ghi được kích hoạt bằng cách đặt tín hiệu đầu vào w(x)_req_i ở mức cao. Cùng với tín hiệu yêu cầu, địa chỉ bắt đầu ghi và độ dài cụm phải được cung cấp trong quá trình yêu cầu. Khi trọng tài sẵn sàng phục vụ yêu cầu ghi, nó sẽ phản hồi bằng cách gửi tín hiệu xác nhận trên kênh tương ứng. Sau đó, người dùng phải cung cấp dữ liệu ghi cùng với tín hiệu hợp lệ của dữ liệu trên kênh. Số lượng đồng hồ mà dữ liệu có hiệu lực trong khoảng thời gian cao phải phù hợp với độ dài cụm. Người phân xử hoàn thành thao tác ghi và đặt tín hiệu ghi xong ở mức cao biểu thị việc hoàn thành giao dịch ghi.

Đầu vào và đầu ra

Bảng sau đây liệt kê các cổng đầu vào và đầu ra của giao diện DDR AXI4 Arbiter cho Bus.
Cổng đầu vào và đầu ra cho giao diện bus Arbiter








Cổng đầu vào và đầu ra cho Giao diện trọng tài bản địa

Thông số cấu hình

Bảng sau đây liệt kê các tham số cấu hình được sử dụng trong triển khai phần cứng của DDR AXI4 Arbiter. Đây là các tham số chung và có thể thay đổi dựa trên các yêu cầu của ứng dụng.

Sơ đồ thời gian

Hình dưới đây cho thấy kết nối của đầu vào yêu cầu đọc và ghi, địa chỉ bộ nhớ bắt đầu, đầu vào ghi từ chủ bên ngoài, xác nhận đọc hoặc ghi và đầu vào hoàn thành đọc hoặc ghi do trọng tài đưa ra.
Sơ đồ thời gian cho Tín hiệu được sử dụng trong Viết/Đọc thông qua Giao diện AXI4
Hình dưới đây cho thấy kết nối giữa đầu vào dữ liệu ghi từ thiết bị chính bên ngoài cùng với đầu vào dữ liệu hợp lệ. Điều này cũng giống với tám kênh ghi.
Sơ đồ thời gian để ghi vào bộ nhớ trong
Hình dưới đây cho thấy kết nối giữa đầu ra dữ liệu đọc tới thiết bị chính bên ngoài cùng với đầu ra dữ liệu hợp lệ cho tất cả tám kênh đọc.
Sơ đồ thời gian cho dữ liệu nhận được thông qua DDR AXI4 Arbiter cho các kênh đọc
Giấy phép
IP có thể được sử dụng ở chế độ RTL mà không cần bất kỳ giấy phép nào.

Hướng dẫn cài đặt

Lõi phải được cài đặt vào phần mềm Libero. Nó được thực hiện tự động thông qua chức năng cập nhật Danh mục trong Libero hoặc CPZ file có thể được thêm thủ công bằng tính năng Add Core catalog. Một khi CPZ file được cài đặt trong Libero, lõi có thể được cấu hình, tạo và khởi tạo trong SmartDesign để đưa vào dự án Libero.
Để biết thêm hướng dẫn về cài đặt lõi, cấp phép và sử dụng chung, hãy tham khảo Trợ giúp trực tuyến về SoC của Libero.

Sử dụng tài nguyên

Khối Arbiter DDR AXI4 được triển khai trên PolarFire® FPGA (gói MPF300T -1FCG1152E) cho cấu hình bốn kênh ghi và bốn kênh đọc.