Nội dung trốn
1 Microsemi SmartFusion2 SoC FPGA Code Shadowing từ SPI Flash sang bộ nhớ DDR
2 Lời nói đầu
3 SmartFusion2 SoC FPGA – Code Shadowing từ SPI Flash sang bộ nhớ DDR
3.1 Giới thiệu
4 Phụ lục: Cấu hình DDR3
5 Phụ lục: Tạo thùng thực thi File
6 Lịch sử sửa đổi
7 Hỗ trợ sản phẩm
7.1 Hỗ trợ kỹ thuật
8 Tài liệu / Tài nguyên
8.1 Tài liệu tham khảo
9 Bài viết liên quan

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-logo

Microsemi SmartFusion2 SoC FPGA Code Shadowing từ SPI Flash sang bộ nhớ DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-product-iamge

Lời nói đầu

Mục đích
Bản trình diễn này dành cho các thiết bị mảng cổng lập trình trường (FPGA) hệ thống trên chip (SoC) SmartFusion®2. Nó cung cấp hướng dẫn về cách sử dụng thiết kế tham chiếu tương ứng.

Đối tượng dự kiến
Hướng dẫn demo này dành cho:

  • nhà thiết kế FPGA
  • nhà thiết kế nhúng
  • Nhà thiết kế cấp hệ thống

Tài liệu tham khảo
Xem những điều sau đây web trang để có danh sách đầy đủ và cập nhật về tài liệu thiết bị SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Các tài liệu sau đây được giới thiệu trong hướng dẫn demo này.

  • UG0331: Hướng dẫn sử dụng hệ thống con vi điều khiển SmartFusion2
  • Hướng dẫn sử dụng Trình tạo hệ thống SmartFusion2

SmartFusion2 SoC FPGA – Code Shadowing từ SPI Flash sang bộ nhớ DDR

Giới thiệu

Thiết kế trình diễn này cho thấy khả năng của thiết bị FPGA SmartFusion2 SoC để tạo bóng mã từ thiết bị bộ nhớ flash giao diện ngoại vi nối tiếp (SPI) để tăng gấp đôi tốc độ dữ liệu (DDR) bộ nhớ truy cập ngẫu nhiên động đồng bộ (SDRAM) và thực thi mã từ DDR SDRAM.
Hình 1 cho thấy sơ đồ khối cấp cao nhất để tạo bóng mã từ thiết bị flash SPI sang bộ nhớ DDR.

Hình 1 • Sơ đồ khối cấp cao nhất

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-01

Tạo bóng mã là phương pháp khởi động được sử dụng để chạy hình ảnh từ bộ nhớ bên ngoài, nhanh hơn và không ổn định (DRAM). Đó là quá trình sao chép mã từ bộ nhớ không bay hơi sang bộ nhớ dễ bay hơi để thực thi.

Cần tạo bóng mã khi bộ nhớ cố định liên kết với bộ xử lý không hỗ trợ truy cập ngẫu nhiên vào mã để thực thi tại chỗ hoặc không đủ bộ nhớ truy cập ngẫu nhiên cố định. Trong các ứng dụng quan trọng về hiệu suất, tốc độ thực thi có thể được cải thiện bằng cách tạo bóng mã, trong đó mã được sao chép vào RAM có thông lượng cao hơn để thực thi nhanh hơn.

Bộ nhớ SDRAM tốc độ dữ liệu đơn (SDR)/DDR được sử dụng trong các ứng dụng có hình ảnh thực thi ứng dụng lớn và yêu cầu hiệu suất cao hơn. Thông thường, các hình ảnh thực thi lớn được lưu trữ trong bộ nhớ cố định, chẳng hạn như đèn flash NAND hoặc flash SPI và được sao chép vào bộ nhớ dễ bay hơi, chẳng hạn như bộ nhớ SDRAM SDR/DDR, khi bật nguồn để thực thi.

Các thiết bị FPGA SmartFusion2 SoC tích hợp kết cấu FPGA dựa trên flash thế hệ thứ tư, bộ xử lý ARM® Cortex®-M3 và các giao diện truyền thông hiệu suất cao trên một chip đơn. Bộ điều khiển bộ nhớ tốc độ cao trong các thiết bị FPGA SmartFusion2 SoC được sử dụng để giao tiếp với các bộ nhớ DDR2/DDR3/LPDDR bên ngoài. Bộ nhớ DDR2/DDR3 có thể hoạt động ở tốc độ tối đa 333 MHz. Bộ xử lý Cortex-M3 có thể chạy trực tiếp các lệnh từ bộ nhớ DDR bên ngoài thông qua hệ thống con vi điều khiển (MSS) DDR (MDDR). Bộ điều khiển bộ đệm FPGA và cầu MSS DDR xử lý luồng dữ liệu để có hiệu suất tốt hơn.

Thiết kế Yêu cầu
Bảng 1 cho thấy các yêu cầu thiết kế cho bản demo này.

Bảng 1 • Yêu cầu thiết kế

Yêu cầu thiết kế Sự miêu tả
Yêu cầu phần cứng
Bộ công cụ phát triển nâng cao SmartFusion2:
• Bộ chuyển đổi 12 V
• FlashPro5
• Cáp USB A đến Mini – B		 Rev A trở lên
Máy tính để bàn hoặc máy tính xách tay Hệ điều hành Windows XP SP2 – 32-bit/64-bit Hệ điều hành Windows 7 – 32-bit/64-bit
Yêu cầu phần mềm
Hệ thống trên chip Libero® (SoC) v11.7
Phần Mềm Lập Trình FlashPro v11.7
Bảng điều khiển mềm v3.4 SP1*
Trình điều khiển máy tính Trình điều khiển USB sang UART
Máy khách Microsoft .NET Framework 4 để khởi chạy GUI demo _
Ghi chú: *Đối với hướng dẫn này, SoftConsole v3.4 SP1 được sử dụng. Để sử dụng SoftConsole v4.0, hãy xem TU0546: Bảng điều khiển mềm Hướng dẫn v4.0 và Libero SoC v11.7.

Thiết Kế Demo
Giới thiệu
thiết kế trình diễn files có sẵn để tải xuống từ đường dẫn sau trong phần bán Micro webđịa điểm:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

thiết kế trình diễn filebao gồm:

  • Dự án Libero SoC
  • lập trình STAPL files
  • GUI có thể thực thi được
  • Samphình ảnh ứng dụng le
  • tập lệnh liên kết
  • cấu hình DDR files
  • Đọc tôi.txt file

Xem readme.txt file cung cấp trong thiết kế files cho cấu trúc thư mục hoàn chỉnh.

Sự miêu tả
Thiết kế demo này triển khai kỹ thuật tạo bóng mã để khởi động hình ảnh ứng dụng từ bộ nhớ DDR. Thiết kế này cũng cung cấp giao diện máy chủ qua SmartFusion2 SoC FPGA bộ thu/phát không đồng bộ/đồng bộ đa chế độ (MMUART) để tải hình ảnh thực thi của ứng dụng đích vào flash SPI được kết nối với giao diện MSS SPI0.
Việc tạo bóng mã được thực hiện theo hai phương pháp sau:

  1. Nhiều stagphương pháp xử lý khởi động bằng bộ xử lý Cortex-M3
  2. Phương pháp công cụ khởi động phần cứng bằng cách sử dụng cấu trúc FPGA

Đa-Stage Phương pháp quá trình khởi động
Hình ảnh ứng dụng được chạy từ bộ nhớ DDR bên ngoài trong hai lần khởi động sautagđó là:

  • Bộ xử lý Cortex-M3 khởi động bộ tải khởi động mềm từ bộ nhớ cố định nhúng (eNVM), bộ nhớ này thực hiện truyền hình ảnh mã từ thiết bị flash SPI sang bộ nhớ DDR.
  • Bộ xử lý Cortex-M3 khởi động hình ảnh ứng dụng từ bộ nhớ DDR.

Thiết kế này triển khai chương trình bộ nạp khởi động để tải hình ảnh thực thi của ứng dụng đích từ thiết bị flash SPI sang bộ nhớ DDR để thực thi. Chương trình bộ tải khởi động chạy từ eNVM sẽ nhảy tới ứng dụng đích được lưu trữ trong bộ nhớ DDR sau khi hình ảnh ứng dụng đích được sao chép vào bộ nhớ DDR.
Hình 2 cho thấy sơ đồ khối chi tiết của thiết kế demo.

Hình 2 • Code Shadowing – Multi Stage Sơ đồ khối trình diễn quá trình khởi động

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-02

MDDR được cấu hình để DDR3 hoạt động ở 320 MHz. “Phụ lục: Cấu hình DDR3” ở trang 22 hiển thị cài đặt cấu hình DDR3. DDR được cấu hình trước khi thực thi mã ứng dụng chính.

Bộ nạp khởi động
Bộ tải khởi động thực hiện các hoạt động sau:

  1. Sao chép hình ảnh ứng dụng đích từ bộ nhớ flash SPI sang bộ nhớ DDR.
  2. Ánh xạ lại địa chỉ bắt đầu của bộ nhớ DDR từ 0xA0000000 thành 0x00000000 bằng cách định cấu hình thanh ghi hệ thống DDR_CR.
  3. Đang khởi tạo con trỏ ngăn xếp bộ xử lý Cortex-M3 theo ứng dụng đích. Vị trí đầu tiên của bảng vectơ ứng dụng đích chứa giá trị con trỏ ngăn xếp. Bảng vectơ của ứng dụng đích có sẵn bắt đầu từ địa chỉ 0x00000000.
  4. Đang tải bộ đếm chương trình (PC) để đặt lại trình xử lý của ứng dụng đích để chạy hình ảnh ứng dụng đích từ bộ nhớ DDR. Trình xử lý đặt lại của ứng dụng đích có sẵn trong bảng vectơ tại địa chỉ 0x00000004.
    Hình 3 cho thấy thiết kế demo.
    Hình 3 • Quy trình thiết kế cho Multi-Stage Phương pháp quá trình khởi động
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-03

Phương pháp công cụ khởi động phần cứng
Trong phương pháp này, Cortex-M3 trực tiếp khởi động hình ảnh ứng dụng đích từ bộ nhớ DDR bên ngoài. Công cụ khởi động phần cứng sao chép hình ảnh ứng dụng từ thiết bị flash SPI sang bộ nhớ DDR, trước khi giải phóng thiết lập lại bộ xử lý Cortex-M3. Sau khi giải phóng thiết lập lại, bộ xử lý Cortex-M3 khởi động trực tiếp từ bộ nhớ DDR. Phương pháp này yêu cầu ít thời gian khởi động hơn multi-stagquá trình khởi động điện tử vì nó tránh được nhiều lần khởi độngtages và sao chép hình ảnh ứng dụng vào bộ nhớ DDR trong thời gian ngắn hơn.

Thiết kế demo này triển khai logic công cụ khởi động trong kết cấu FPGA để sao chép hình ảnh thực thi của ứng dụng đích từ flash SPI sang bộ nhớ DDR để thực thi. Thiết kế này cũng triển khai bộ tải flash SPI, có thể được thực thi bởi bộ xử lý Cortex-M3 để tải hình ảnh thực thi của ứng dụng đích vào thiết bị flash SPI bằng cách sử dụng giao diện máy chủ được cung cấp trên SmartFusion2 SoC FPGA MMUART_0. Có thể sử dụng công tắc DIP1 trên Bộ công cụ phát triển nâng cao SmartFusion2 để chọn lập trình thiết bị flash SPI hay thực thi mã từ bộ nhớ DDR.

Nếu ứng dụng mục tiêu thực thi có sẵn trong thiết bị flash SPI, thì mã tạo bóng từ thiết bị flash SPI sang bộ nhớ DDR sẽ được bắt đầu khi bật nguồn thiết bị. Công cụ khởi động sẽ khởi chạy MDDR, sao chép Hình ảnh từ thiết bị flash SPI sang bộ nhớ DDR và ​​ánh xạ lại không gian bộ nhớ DDR thành 0x00000000 bằng cách đặt lại bộ xử lý Cortex-M3. Sau khi công cụ khởi động giải phóng thiết lập lại Cortex-M3, Cortex-M3 sẽ thực thi ứng dụng đích từ bộ nhớ DDR.

FIC_0 được định cấu hình ở chế độ Slave để truy cập MSS SPI_0 từ chủ AHB kết cấu FPGA. Giao diện MDDR AXI (DDR_FIC) được kích hoạt để truy cập bộ nhớ DDR từ chủ AXI kết cấu FPGA.

Hình 4 cho thấy sơ đồ khối chi tiết của thiết kế demo.
Hình 4 • Code Shadowing – Sơ đồ Khối Trình diễn Công cụ Khởi động Phần cứng

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-04

Động cơ khởi động
Đây là phần chính của bản demo tạo bóng mã sao chép hình ảnh ứng dụng từ thiết bị flash SPI sang bộ nhớ DDR. Công cụ khởi động thực hiện các hoạt động sau:

  1. Đang khởi tạo MDDR để truy cập DDR3 ở 320 MHz bằng cách đặt lại bộ xử lý Cortex-M3.
  2. Sao chép hình ảnh ứng dụng đích từ thiết bị bộ nhớ flash SPI sang bộ nhớ DDR bằng cách sử dụng AXI master trong kết cấu FPGA thông qua giao diện MDDR AXI.
  3. Ánh xạ lại địa chỉ bắt đầu của bộ nhớ DDR từ 0xA0000000 thành 0x00000000 bằng cách ghi vào thanh ghi hệ thống DDR_CR.
  4. Phát hành thiết lập lại cho bộ xử lý Cortex-M3 để khởi động từ bộ nhớ DDR.

Hình 5 cho thấy quy trình thiết kế demo.
Hình 5 • Sơ đồ khối cấp cao nhất

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-05

Hình 6 • Luồng thiết kế cho phương pháp động cơ khởi động phần cứng

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-07

Tạo hình ảnh ứng dụng mục tiêu cho bộ nhớ DDR
Cần có một hình ảnh có thể được thực thi từ bộ nhớ DDR để chạy bản trình diễn. Sử dụng mô tả trình liên kết “product-execute-in-place-externalDDR.ld” file được bao gồm trong thiết kế files để xây dựng hình ảnh ứng dụng. Mô tả trình liên kết file xác định địa chỉ bắt đầu của bộ nhớ DDR là 0x00000000 do bộ tải khởi động/công cụ khởi động thực hiện ánh xạ lại bộ nhớ DDR từ 0xA0000000 thành 0x00000000. Tập lệnh liên kết tạo một hình ảnh ứng dụng với các phần hướng dẫn, dữ liệu và BSS trong bộ nhớ có địa chỉ bắt đầu là 0x00000000. Hình ảnh ứng dụng tạo ngắt dựa trên công tắc, đi-ốt phát quang (LED) nhấp nháy, hẹn giờ và chuyển mạch đơn giản file được cung cấp cho bản demo này.

Trình tải Flash SPI
Trình tải flash SPI được triển khai để tải bộ nhớ flash SPI trên bo mạch với hình ảnh ứng dụng đích có thể thực thi được từ PC chủ thông qua giao diện MMUART_0. Bộ xử lý Cortex-M3 tạo bộ đệm cho dữ liệu đi qua giao diện MMUART_0 và khởi tạo DMA ngoại vi (PDMA) để ghi dữ liệu được đệm vào flash SPI thông qua MSS_SPI0.

Chạy Demo
Bản trình diễn cho biết cách tải hình ảnh ứng dụng trong flash SPI và thực thi hình ảnh ứng dụng đó từ bộ nhớ DDR bên ngoài. Nó cung cấp một examphình ảnh ứng dụng le “sample_image_DDR3.bin”. Hình ảnh này hiển thị thông báo chào mừng và thông báo ngắt hẹn giờ trên bảng điều khiển nối tiếp và nhấp nháy LED1 đến LED8 trên Bộ công cụ phát triển nâng cao SmartFusion2. Để xem thông báo ngắt GPIO trên bảng điều khiển nối tiếp, hãy nhấn công tắc SW2 hoặc SW3.

Thiết lập thiết kế demo
Các bước sau đây mô tả cách thiết lập bản trình diễn cho bo mạch Bộ công cụ phát triển nâng cao SmartFusion2:

  1. Kết nối Máy tính chủ với Đầu nối J33 bằng cáp USB A đến mini-B. Trình điều khiển cầu nối USB sang UART được tự động phát hiện. Xác minh xem việc phát hiện có được thực hiện trong trình quản lý thiết bị như trong Hình 7 hay không.
  2. Nếu trình điều khiển USB không được phát hiện tự động, hãy cài đặt trình điều khiển USB.
  3. Đối với giao tiếp đầu cuối nối tiếp thông qua cáp USB mini FTDI, hãy cài đặt trình điều khiển FTDI D2XX. Tải xuống trình điều khiển và hướng dẫn cài đặt từ:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    Hình 7 • Trình điều khiển cầu nối USB sang UART
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-08
  4. Kết nối các jumper trên bảng Bộ công cụ phát triển nâng cao SmartFusion2, như thể hiện trong Bảng 2.
    Thận trọng: TẮT công tắc cấp nguồn, SW7 trong khi kết nối các jumper.
    Bảng 2 • Cài đặt nhảy bộ công cụ phát triển nâng cao SmartFusion2
    Áo len Ghim (Từ) Ghim (Tới) Bình luận
    J116, J353, J354, J54 1 2 Đây là các cài đặt jumper mặc định của Advanced Development Kit Board. Hãy chắc chắn rằng các jumper được thiết lập phù hợp.
    J123 2 3
    J124, J121, J32 1 2 JTAG lập trình thông qua FTDI
    J118, J119 1 2 Lập trình SPI Flash
  5. Trong Bộ công cụ phát triển nâng cao SmartFusion2, hãy kết nối nguồn điện với đầu nối J42.
    Hình 8. hiển thị thiết lập bo mạch để chạy mã tạo bóng từ SPI flash sang bản trình diễn DDR3 trên Bộ công cụ phát triển nâng cao SmartFusion2.
    Hình 8 • Thiết lập Bộ công cụ phát triển nâng cao SmartFusion2
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-09

SPI Flash Loader và Code Shadowing Demo GUI
Cần có GUI để chạy bản trình diễn tạo bóng mã. SPI Flash Loader và Code Shadowing Demo GUI là một giao diện người dùng đồ họa đơn giản chạy trên PC chủ để lập trình SPI flash và chạy bản trình diễn tạo bóng mã trên Bộ công cụ phát triển nâng cao SmartFusion2. UART là một giao thức giao tiếp giữa PC chủ và Bộ công cụ phát triển nâng cao SmartFusion2. Nó cũng cung cấp phần Bảng điều khiển nối tiếp để in các thông báo gỡ lỗi nhận được từ ứng dụng qua giao diện UART.
Hình 9. hiển thị Cửa sổ trình diễn SPI Flash Loader và Code Shadowing.
Hình 9 • Cửa sổ trình diễn SPI Flash Loader và Code Shadowing

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-10

GUI hỗ trợ các tính năng sau:

  • Chương trình SPI Flash: Lập trình hình ảnh file vào đèn flash SPI.
  • Program and Code Shadowing from SPI Flash to DDR: Lập trình hình ảnh file vào flash SPI, sao chép nó vào bộ nhớ DDR và ​​khởi động hình ảnh từ bộ nhớ DDR.
  • Tạo bóng chương trình và mã từ SPI Flash sang SDR: Lập trình hình ảnh file vào flash SPI, sao chép nó vào bộ nhớ SDR và ​​khởi động hình ảnh từ bộ nhớ SDR.
  • Code Shadowing to DDR: Sao chép hình ảnh hiện có file từ flash SPI sang bộ nhớ DDR và ​​khởi động hình ảnh từ bộ nhớ DDR.
  • Code Shadowing to SDR: Sao chép hình ảnh hiện có file từ flash SPI sang bộ nhớ SDR và ​​khởi động hình ảnh từ bộ nhớ SDR. Nhấp vào Trợ giúp để biết thêm thông tin về GUI.

Chạy thiết kế demo cho Multi-Stage Phương pháp quá trình khởi động
Các bước sau đây mô tả cách chạy thiết kế demo cho multi-stagphương pháp quá trình khởi động điện tử:

  1. BẬT công tắc cấp điện, SW7.
  2. Lập trình thiết bị SmarFusion2 SoC FPGA với lập trình file cung cấp trong thiết kế files (SF2_CodeShadowing_DDR3_DF\Lập trình Files\MultiStageBoot_meothod\CodeShadowing_top.stp bằng phần mềm thiết kế FlashPro).
  3. Khởi chạy SPI Flash Loader và Code Shadowing Demo GUI có thể thực thi được file có sẵn trong thiết kế files (SF2_CodeShadowing_DDR3_DF\GUI Thực thi\SF2_FlashLoader.exe).
  4. Chọn cổng COM thích hợp (mà trình điều khiển Nối tiếp USB được trỏ tới) từ danh sách thả xuống Cổng COM.
  5. Nhấp vào Kết nối. Sau khi thiết lập kết nối, Connect chuyển thành Disconnect.
  6. Nhấn Browse để chọn example đích hình ảnh thực thi file cung cấp với các thiết kế files
    (SF2_CodeShadowing_DDR3_DF/Sample Hình ảnh Ứng dụng/sample_image_DDR3.bin).
    Ghi chú: Để tạo thùng hình ảnh ứng dụng file, xem “Phụ lục: Tạo Thùng thực thi File” ở trang 25.
  7. Giữ địa chỉ bắt đầu của bộ nhớ flash SPI làm mặc định ở 0x00000000.
  8. Chọn tùy chọn Program and Code Shadowing from SPI Flash to DDR.
  9. Nhấp vào Bắt đầu như trong Hình 10 để tải hình ảnh thực thi vào flash SPI và tạo bóng mã từ bộ nhớ DDR.
    Hình 10 • Bắt đầu Demo
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-11
  10. Nếu thiết bị SmartFusion2 SoC FPGA được lập trình với STAPL file trong đó MDDR không được cấu hình cho bộ nhớ DDR thì nó hiển thị thông báo lỗi, như thể hiện trong Hình 11.
    Hình 11 • Thông báo tùy chọn hoặc thiết bị sai
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-12
  11. Phần Bảng điều khiển nối tiếp trên GUI hiển thị các thông báo gỡ lỗi và bắt đầu lập trình flash SPI khi xóa thành công flash SPI. Hình 12 cho thấy trạng thái ghi flash SPI
    Hình 12 • Đang tải flash
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-13
  12. Khi lập trình flash SPI thành công, bộ tải khởi động chạy trên SmartFusion2 SoC FPGA sao chép hình ảnh ứng dụng từ flash SPI vào bộ nhớ DDR và ​​khởi động hình ảnh ứng dụng. Nếu hình ảnh được cung cấp sample_image_DDR3.bin được chọn, bảng điều khiển nối tiếp hiển thị thông báo chào mừng, thông báo ngắt chuyển mạch và thông báo ngắt hẹn giờ như minh họa trong Hình 13 trên trang 18 và Hình 14 trên trang 18. Mẫu đèn LED đang chạy được hiển thị trên LED1 đến LED8 trên SmartFusion2 Advanced Development Bộ dụng cụ.
  13. Nhấn công tắc SW2 và SW3 để xem thông báo ngắt trên bảng điều khiển nối tiếp.
    Hình 13 • Chạy Hình ảnh Ứng dụng Đích từ Bộ nhớ DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-14Hình 14 • Thông báo ngắt và hẹn giờ trong bảng điều khiển nối tiếp
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-15

Chạy thiết kế phương pháp động cơ khởi động phần cứng
Các bước sau đây mô tả cách chạy thiết kế phương pháp công cụ khởi động phần cứng:

  1. BẬT công tắc cấp điện, SW7.
  2. Lập trình thiết bị SmarFusion2 SoC FPGA với lập trình file cung cấp trong thiết kế files (SF2_CodeShadowing_DDR3_DF\Lập trình
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp bằng phần mềm thiết kế FlashPro).
  3. Để lập trình SPI Flash, hãy chuyển công tắc DIP SW5-1 sang vị trí BẬT. Lựa chọn này giúp khởi động Cortex-M3 từ eNVM. Nhấn SW6 để đặt lại thiết bị SmartFusion2.
  4. Khởi chạy SPI Flash Loader và Code Shadowing Demo GUI có thể thực thi được file có sẵn trong thiết kế files (SF2_CodeShadowing_DDR3_DF\GUI Thực thi\SF2_FlashLoader.exe).
  5. Chọn cổng COM thích hợp (mà trình điều khiển Nối tiếp USB được trỏ tới) từ danh sách thả xuống Cổng COM.
  6. Nhấp vào Kết nối. Sau khi thiết lập kết nối, Connect chuyển thành Disconnect.
  7. Nhấn Browse để chọn example đích hình ảnh thực thi file cung cấp với các thiết kế files
    (SF2_CodeShadowing_DDR3_DF/Sample Hình ảnh Ứng dụng/sample_image_DDR3.bin).
    Ghi chú: Để tạo thùng hình ảnh ứng dụng file, xem “Phụ lục: Tạo Thùng thực thi File” ở trang 25.
  8. Chọn tùy chọn Công cụ khởi động phần cứng trong Phương pháp tạo bóng mã.
  9. Chọn tùy chọn Chương trình SPI Flash từ menu Tùy chọn.
  10. Nhấp vào Bắt đầu, như trong Hình 15 để tải hình ảnh thực thi vào SPI flash.
    Hình 15 • Bắt đầu Demo
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-16
  11. Phần Bảng điều khiển nối tiếp trên GUI hiển thị các thông báo gỡ lỗi và trạng thái ghi flash SPI, như thể hiện trong Hình 16.
    Hình 16 • Đang tải flash
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-17
  12. Sau khi lập trình đèn flash SPI thành công, chuyển công tắc DIP SW5-1 sang vị trí TẮT. Lựa chọn này giúp khởi động bộ xử lý Cortex-M3 từ bộ nhớ DDR.
  13. Nhấn SW6 để đặt lại thiết bị SmartFusion2. Công cụ khởi động sao chép hình ảnh ứng dụng từ flash SPI sang bộ nhớ DDR và ​​giải phóng thiết lập lại thành Cortex-M3, khởi động hình ảnh ứng dụng từ bộ nhớ DDR. Nếu hình ảnh được cung cấp “sample_image_DDR3.bin” được tải vào flash SPI, bảng điều khiển nối tiếp hiển thị thông báo chào mừng, thông báo ngắt công tắc (nhấn SW2 hoặc SW3) và thông báo ngắt hẹn giờ như trong Hình 17 và mẫu đèn LED đang chạy được hiển thị trên LED1 đến LED8 trên Bộ công cụ phát triển nâng cao SmartFusion2.
    Hình 17 • Chạy Hình ảnh Ứng dụng Đích từ Bộ nhớ DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-18

Phần kết luận
Bản trình diễn này cho thấy khả năng của thiết bị SmartFusion2 SoC FPGA để giao tiếp với bộ nhớ DDR và ​​chạy hình ảnh thực thi từ bộ nhớ DDR bằng mã ẩn từ thiết bị bộ nhớ flash SPI. Nó cũng cho thấy hai phương pháp triển khai ẩn mã trên thiết bị SmartFusion2.

Phụ lục: Cấu hình DDR3

Các số liệu sau đây hiển thị cài đặt cấu hình DDR3.
Hình 18 • Cài đặt cấu hình DDR chung

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-19

Hình 19 • Cài đặt khởi tạo bộ nhớ DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-20

Hình 20 • Cài đặt thời gian bộ nhớ DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-21

Phụ lục: Tạo thùng thực thi File

Thùng thực thi file được yêu cầu lập trình flash SPI để chạy bản trình diễn tạo bóng mã. Để tạo thùng thực thi file từ “sample_image_DDR3” Bảng điều khiển mềm, hãy thực hiện các bước sau:

  1. Xây dựng dự án Bảng điều khiển mềm với tập lệnh liên kết sản xuất-thực thi-tại chỗ-bên ngoài DDR.
  2. Thêm đường dẫn cài đặt Soft Console, ví dụ:ample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, vào 'Biến môi trường' như trong Hình 21.
    Hình 21 • Thêm đường dẫn cài đặt Soft Console
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-22
  3. Bấm đúp vào lô file Thùng rác-File-Generator.bat đặt tại:
    SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3, như thể hiện trong Hình 22.
    Hình 22 • Thùng File Máy phát điện
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-từ-SPI-Flash-to-DDR-Memory-23
  4. Thùng rác-File-Generator tạo sample_image_DDR3.bin file.

Lịch sử sửa đổi

Bảng sau đây cho thấy những thay đổi quan trọng được thực hiện trong tài liệu này cho mỗi lần sửa đổi.

Ôn tập Thay đổi
Bản sửa đổi 7
(Tháng 2016 năm XNUMX)		 Đã cập nhật tài liệu cho bản phát hành phần mềm Libero SoC v11.7 (SAR 77816).
Bản sửa đổi 6
(Tháng 2015 năm XNUMX)		 Đã cập nhật tài liệu cho bản phát hành phần mềm Libero SoC v11.6 (SAR 72424).
Bản sửa đổi 5
(Tháng 2014 năm XNUMX)		 Đã cập nhật tài liệu cho bản phát hành phần mềm Libero SoC v11.4 (SAR 60592).
Bản sửa đổi 4
(Tháng 2014 năm XNUMX)		 Đã cập nhật tài liệu cho bản phát hành phần mềm Libero SoC 11.3 (SAR 56851).
Bản sửa đổi 3
(Tháng 2013 năm XNUMX)		 Đã cập nhật tài liệu cho bản phát hành phần mềm Libero SoC v11.2 (SAR 53019).
Bản sửa đổi 2
(Tháng 2013 năm XNUMX)		 Đã cập nhật tài liệu cho bản phát hành phần mềm Libero SoC v11.0 (SAR 47552).
Bản sửa đổi 1
(Tháng 2013 năm XNUMX)		 Đã cập nhật tài liệu cho bản phát hành phần mềm Libero SoC v11.0 beta SP1 (SAR 45068).

Hỗ trợ sản phẩm

Microsemi SoC Products Group hỗ trợ các sản phẩm của mình bằng các dịch vụ hỗ trợ khác nhau, bao gồm Dịch vụ khách hàng, Trung tâm hỗ trợ kỹ thuật khách hàng, một webtrang web, thư điện tử và các văn phòng bán hàng trên toàn thế giới. Phụ lục này chứa thông tin về việc liên hệ với Microsemi SoC Products Group và sử dụng các dịch vụ hỗ trợ này.

Dịch vụ khách hàng
Liên hệ với bộ phận Dịch vụ khách hàng để được hỗ trợ sản phẩm không liên quan đến kỹ thuật, chẳng hạn như định giá sản phẩm, nâng cấp sản phẩm, cập nhật thông tin, trạng thái đơn đặt hàng và ủy quyền.

  • Từ Bắc Mỹ, gọi 800.262.1060
  • Từ phần còn lại của thế giới, hãy gọi 650.318.4460
  • Fax, từ bất cứ nơi nào trên thế giới, 408.643.6913

Trung tâm hỗ trợ kỹ thuật khách hàng
Nhóm Sản phẩm Microsemi SoC có các nhân viên của Trung tâm Hỗ trợ Kỹ thuật Khách hàng với các kỹ sư có tay nghề cao, những người có thể giúp trả lời các câu hỏi về phần cứng, phần mềm và thiết kế của bạn về Sản phẩm Microsemi SoC. Trung tâm hỗ trợ kỹ thuật dành cho khách hàng dành nhiều thời gian để tạo ghi chú ứng dụng, câu trả lời cho các câu hỏi chung về chu trình thiết kế, tài liệu về các sự cố đã biết và các câu hỏi thường gặp khác nhau. Vì vậy, trước khi bạn liên hệ với chúng tôi, vui lòng truy cập các tài nguyên trực tuyến của chúng tôi. Rất có khả năng chúng tôi đã trả lời câu hỏi của bạn.

Hỗ trợ kỹ thuật

Để được Hỗ trợ Sản phẩm Microsemi SoC, hãy truy cập
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webđịa điểm
Bạn có thể duyệt qua nhiều thông tin kỹ thuật và phi kỹ thuật trên trang chủ của Microsemi SoC Products Group, tại http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Liên hệ với Trung tâm hỗ trợ kỹ thuật khách hàng
Đội ngũ kỹ sư tay nghề cao của Trung tâm Hỗ trợ Kỹ thuật. Có thể liên hệ với Trung tâm hỗ trợ kỹ thuật qua email hoặc thông qua Nhóm sản phẩm Microsemi SoC webđịa điểm.

E-mail
Bạn có thể liên lạc các câu hỏi kỹ thuật của mình tới địa chỉ email của chúng tôi và nhận lại câu trả lời qua email, fax hoặc điện thoại. Ngoài ra, nếu bạn gặp vấn đề về thiết kế, bạn có thể gửi email thiết kế của mình files để được hỗ trợ. Chúng tôi liên tục theo dõi tài khoản email trong suốt cả ngày. Khi gửi yêu cầu của bạn cho chúng tôi, vui lòng đảm bảo bao gồm tên đầy đủ, tên công ty và thông tin liên hệ của bạn để xử lý yêu cầu của bạn hiệu quả.
Địa chỉ email hỗ trợ kỹ thuật là soc_tech@microsemi.com.

Các trường hợp của tôi
Khách hàng của Microsemi SoC Products Group có thể gửi và theo dõi các trường hợp kỹ thuật trực tuyến bằng cách truy cập My Cases.

Bên ngoài Hoa Kỳ
Khách hàng cần hỗ trợ bên ngoài múi giờ Hoa Kỳ có thể liên hệ với bộ phận hỗ trợ kỹ thuật qua email (soc_tech@microsemi.com) hoặc liên hệ với văn phòng bán hàng tại địa phương. Truy cập Giới thiệu về chúng tôi để biết danh sách văn phòng bán hàng và địa chỉ liên hệ của công ty.

Hỗ trợ kỹ thuật ITAR
Để được hỗ trợ kỹ thuật về RH và RT FPGA được quy định bởi Quy định về buôn bán vũ khí quốc tế (ITAR), hãy liên hệ với chúng tôi qua soc_tech@microsemi.com. Ngoài ra, trong Trường hợp của tôi, hãy chọn Có trong danh sách thả xuống ITAR. Để có danh sách đầy đủ các FPGA Microsemi do ITAR quản lý, hãy truy cập ITAR web trang.

Trụ sở công ty Microsemi
Một doanh nghiệp, Aliso Viejo,
CA 92656 Hoa Kỳ
Trong phạm vi Hoa Kỳ: +1 (800)
713-4113 Bên ngoài
Hoa Kỳ: +1 949-380-6100
Doanh số: +1 949-380-6136
Số Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Tập đoàn Microsemi.
Đã đăng ký Bản quyền. Microsemi và logo Microsemi là thương hiệu của Microsemi Corporation.
Tất cả các nhãn hiệu và nhãn hiệu dịch vụ khác là tài sản của chủ sở hữu tương ứng của họ.

Microsemi Corporation (Nasdaq: MSCC) cung cấp một danh mục toàn diện các giải pháp bán dẫn và hệ thống cho thị trường truyền thông, quốc phòng & an ninh, hàng không vũ trụ và công nghiệp. Các sản phẩm bao gồm mạch tích hợp tín hiệu hỗn hợp tương tự hiệu suất cao và được làm cứng bằng bức xạ, FPGA, SoC và ASIC; sản phẩm quản lý điện năng; các thiết bị định giờ và đồng bộ hóa cũng như các giải pháp thời gian chính xác, thiết lập tiêu chuẩn thời gian của thế giới; thiết bị xử lý giọng nói; giải pháp RF; linh kiện rời rạc; giải pháp truyền thông và lưu trữ doanh nghiệp, công nghệ bảo mật và khả năng mở rộng chống tamper sản phẩm; Giải pháp Ethernet; IC và midspans cấp nguồn qua Ethernet; cũng như các khả năng và dịch vụ thiết kế tùy chỉnh. Microsemi có trụ sở chính tại Aliso Viejo, Calif và có khoảng 4,800 nhân viên trên toàn cầu. Tìm hiểu thêm tại www.microsemi.com.

Microsemi không bảo đảm, đại diện hoặc đảm bảo về thông tin có trong tài liệu này hoặc tính phù hợp của các sản phẩm và dịch vụ của mình cho bất kỳ mục đích cụ thể nào, cũng như Microsemi không chịu bất kỳ trách nhiệm pháp lý nào phát sinh từ việc ứng dụng hoặc sử dụng bất kỳ sản phẩm hoặc mạch điện nào. Các sản phẩm được bán dưới đây và bất kỳ sản phẩm nào khác do Microsemi bán đã được thử nghiệm giới hạn và không được sử dụng cùng với các thiết bị hoặc ứng dụng quan trọng. Bất kỳ thông số kỹ thuật hiệu suất nào được cho là đáng tin cậy nhưng chưa được xác minh và Người mua phải tiến hành và hoàn thành tất cả các hoạt động và thử nghiệm khác của sản phẩm, một mình và cùng với hoặc được lắp đặt trong bất kỳ sản phẩm cuối nào. Người mua không được dựa vào bất kỳ dữ liệu và thông số kỹ thuật hiệu suất hoặc thông số nào do Microsemi cung cấp. Người mua có trách nhiệm xác định một cách độc lập tính phù hợp của bất kỳ sản phẩm nào và kiểm tra và xác minh các sản phẩm đó. Thông tin do Microsemi cung cấp dưới đây được cung cấp “nguyên trạng, ở đâu” và với tất cả các lỗi và toàn bộ rủi ro liên quan đến thông tin đó hoàn toàn thuộc về Người mua. Microsemi không cấp, rõ ràng hoặc ngầm định, cho bất kỳ bên nào bất kỳ quyền sáng chế, giấy phép hoặc bất kỳ quyền SHTT nào khác, cho dù liên quan đến bản thân thông tin đó hay bất kỳ điều gì được mô tả bởi thông tin đó. Thông tin được cung cấp trong tài liệu này là độc quyền của Microsemi và Microsemi có quyền thực hiện bất kỳ thay đổi nào đối với thông tin trong tài liệu này hoặc bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo.

Tài liệu / Tài nguyên

Microsemi SmartFusion2 SoC FPGA Code Shadowing từ SPI Flash sang bộ nhớ DDR [tập tin pdf] Hướng dẫn sử dụng
SmartFusion2 SoC FPGA Code Shadowing từ SPI Flash sang bộ nhớ DDR, SmartFusion2 SoC, FPGA Code Shadowing từ SPI Flash sang bộ nhớ DDR, Flash sang bộ nhớ DDR

Tài liệu tham khảo

Bài viết liên quan

Để lại bình luận

Địa chỉ email của bạn sẽ không được công bố. Các trường bắt buộc được đánh dấu *