Nội dung
trốn
MICROCHIP Synopsys Synplify Pro ME
Thông số kỹ thuật
- Tên sản phẩm: Synopsys Synplify
- Loại sản phẩm: Công cụ tổng hợp logic
- Thiết bị được hỗ trợ: FPGA và CPLD
- Ngôn ngữ được hỗ trợ: Verilog và VHDL
- Các tính năng bổ sung: FSM explorer, FSM viewer, Đăng ký thời gian lại, Chuyển đổi đồng hồ có cổng
Hướng dẫn sử dụng sản phẩm
Quaview
Synopsys Synplify là một công cụ tổng hợp logic được thiết kế cho các thiết bị FPGA và CPLD. Nó chấp nhận đầu vào cấp cao trong các ngôn ngữ Verilog và VHDL và chuyển đổi các thiết kế thành các netlist nhỏ và hiệu suất cao
Đầu vào thiết kế
Viết thiết kế của bạn bằng Verilog hoặc VHDL bằng cú pháp chuẩn công nghiệp.
Quá trình tổng hợp
Sử dụng Synplify hoặc Synplify Pro để chạy quy trình tổng hợp trên thiết kế của bạn. Công cụ sẽ tối ưu hóa thiết kế cho thiết bị FPGA hoặc CPLD mục tiêu.
Xác minh đầu ra
Sau khi tổng hợp, công cụ này sẽ tạo ra danh sách mạng VHDL và Verilog.
Bạn có thể mô phỏng các danh sách mạng này để xác minh chức năng của thiết kế.
Câu hỏi thường gặp
Synplify có tác dụng gì?
Synplify và Synplify Pro là các công cụ tổng hợp logic cho các thiết bị FPGA và CPLD. Synplify Pro cung cấp các tính năng nâng cao để quản lý và tối ưu hóa các FPGA phức tạp.
Giới thiệu về Synopsys Synplify (Đặt câu hỏi)
Tài liệu này cung cấp câu trả lời cho các câu hỏi thường gặp (FAQ) liên quan đến công cụ Synopsys® Synplify® và tích hợp của công cụ này với Libero® SoC Design Suite của Microchip. Tài liệu này đề cập đến các chủ đề như cấp phép, thông báo lỗi và tối ưu hóa tổng hợp. Tài liệu này nhằm mục đích giúp người dùng sử dụng Synplify hiệu quả cho các thiết kế FPGA. Tài liệu giải thích các ngôn ngữ HDL được hỗ trợ, các yêu cầu cấp phép và cách khắc phục sự cố thường gặp. Ngoài ra, tài liệu còn giải quyết các truy vấn cụ thể liên quan đến suy luận RAM, các thuộc tính, chỉ thị và kỹ thuật để cải thiện lĩnh vực thiết kế và chất lượng kết quả.
- Synplify có tác dụng gì? (Đặt câu hỏi)
Các sản phẩm Synplify và Synplify Pro là các công cụ tổng hợp logic cho Field Programmable Gate Array (FPGA) và Complex Programmable Logic Device (CPLD). Công cụ Synplify Pro là phiên bản nâng cao của công cụ Synplify, với nhiều tính năng bổ sung để quản lý và tối ưu hóa FPGA phức tạp. Một số tính năng bổ sung có sẵn trong Synplify Pro là Finite State Machine (FSM) explorer, FSM viewer, Đăng ký thời gian lại và chuyển đổi đồng hồ có cổng.
Các công cụ này chấp nhận đầu vào cấp cao, được viết bằng ngôn ngữ mô tả phần cứng tiêu chuẩn công nghiệp (Verilog và VHDL) và sử dụng thuật toán Synplicity Behavior Extracting Synthesis Technology (BEST). Chúng chuyển đổi các thiết kế thành các netlist thiết kế nhỏ và hiệu suất cao cho các nhà cung cấp công nghệ phổ biến. Các công cụ này viết netlist VHDL và Verilog sau khi tổng hợp, có thể được mô phỏng để xác minh chức năng. - Synplify hỗ trợ ngôn ngữ HDL nào? (Đặt câu hỏi)
Verilog 95, Verilog 2001, chuẩn System Verilog IEEE® (P1800), VHDL 2008 và VHDL 93 được hỗ trợ trong Synplify. Để biết thông tin về các cấu trúc ngôn ngữ khác nhau, hãy xem Synplify Pro for Microchip Language Support Reference Manual. - Synplify có chấp nhận việc tạo thủ công các macro của Microchip không? (Đặt câu hỏi)
Có, Synplify chứa các thư viện macro tích hợp cho tất cả các macro cứng của Microchip bao gồm cổng logic, bộ đếm, flip-flop và I/O. Bạn có thể tự khởi tạo các macro này trong thiết kế Verilog và VHDL của mình và Synplify chuyển chúng đến netlist đầu ra. - Synplify hoạt động như thế nào với các công cụ của Microchip? (Đặt câu hỏi)
Công cụ tổng hợp Synopsys Synplify Pro® Microchip Edition (ME) được tích hợp vào Libero, cho phép bạn nhắm mục tiêu và tối ưu hóa hoàn toàn thiết kế HDL cho bất kỳ thiết bị Microchip nào. Giống như tất cả các công cụ Libero khác, bạn có thể khởi chạy Synplify Pro ME trực tiếp từ Libero Project Manager.
Synplify Pro ME là sản phẩm tiêu chuẩn trong các phiên bản Libero. Synplify Pro ME được khởi chạy bằng cách gọi tệp thực thi cụ thể trong công cụ Libero profile.
Cấp phép Tải xuống Cài đặt (Hỏi một câu hỏi)
Phần này trả lời các câu hỏi liên quan đến quy trình cài đặt và tải xuống giấy phép Synplify trong Libero.
- Tôi có thể tải xuống phiên bản Synplify mới nhất ở đâu? (Đặt câu hỏi)
Synplify là một phần của bản tải xuống Libero và liên kết cài đặt độc lập là Microchip Direct. - Phiên bản Synplify nào được phát hành cùng với Libero mới nhất? (Đặt câu hỏi)
Để biết danh sách các phiên bản Synplify được phát hành cùng với Libero, hãy xem Synplify Pro® ME. - Làm thế nào để nâng cấp lên phiên bản mới nhất của Synplify và sử dụng nó trong Libero?
Quản lý dự án? (Đặt câu hỏi)
Tải xuống và cài đặt phiên bản mới nhất của Synplify từ Microchip hoặc Synopsys webtrang web và thay đổi cài đặt tổng hợp trong công cụ Libero Project Manager profile từ Dự án Libero > Profilethực đơn. - Tôi có cần giấy phép riêng để chạy Synplify trong Libero không? (Đặt câu hỏi)
Không, tất cả các giấy phép Libero ngoại trừ giấy phép Libero-Standalone đều bao gồm giấy phép cho phần mềm Synplify. - Tôi có thể lấy giấy phép cho Synplify ở đâu và bằng cách nào? (Đặt câu hỏi)
Để đăng ký giấy phép miễn phí, hãy xem Trang cấp phép và nhấp vào liên kết Hệ thống đăng ký và cấp phép phần mềm. Nhập thông tin bắt buộc, bao gồm ID ổ đĩa C của bạn. Đảm bảo đăng ký bằng ổ đĩa C của bạn, ngay cả khi đó không phải là ổ đĩa bạn định cài đặt phần mềm. Đối với giấy phép trả phí, hãy liên hệ với Văn phòng bán hàng Microchip địa phương. - Tại sao tôi không thể chạy Synplify ở chế độ hàng loạt? Nó yêu cầu giấy phép gì? (Hỏi một câu hỏi)
Từ dấu nhắc lệnh, hãy đi đến thư mục chứa dự án files được định vị và nhập nội dung sau.- Đối với Libero IDE: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log TopCoreEDAC_syn.prj
- Đối với Libero SoC: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log asdasd_syn.tcl
Lưu ý: Bạn phải có giấy phép bạc để chạy Synplify ở chế độ hàng loạt. Tạo giấy phép bạc miễn phí của bạn tại cổng thông tin Microchip.
Tại sao giấy phép Synplify của tôi không hoạt động? (Đặt câu hỏi)
Các bước để kiểm tra hoạt động của giấy phép như sau:
- Kiểm tra xem giấy phép đã hết hạn chưa.
- Kiểm tra xem LM_LICENSE_FILE được thiết lập chính xác như một biến môi trường người dùng Windows, trỏ đến vị trí của Libero License.dat file.
- Kiểm tra xem công cụ Libero IDE có chuyên nghiệp khôngfile được thiết lập thành Synplify Pro và tính năng cấp phép Synplify được bật trong giấy phép của bạn file.
- Tìm dòng tính năng “synplifypro_actel” trong license.dat file:
TĂNG synplifypro_actel snpslmd 2016.09 21-2017-4 không đếm \ 4905E56595A143B4FFF1 VENDOR_STRING=^XNUMX+S \
HOSTID=DISK_SERIAL_NUM=ec4e7c14 ISSUED=21-nov-2016 ck=232 \ SN=TK:4878-0:1009744:181759 START=21-nov-2016 - 5. Sau khi xác định được dòng đặc điểm, hãy đảm bảo HostID là chính xác với máy tính bạn đang sử dụng.
Tôi có thể sử dụng giấy phép Synplify được cấp từ Microchip không (Hỏi một câu hỏi)
Không, nếu bạn nhận được giấy phép Synplify từ Microchip, bạn sẽ chỉ có thể chạy Synplify ME.
- Công cụ Synplify Pro Synthesis có được hỗ trợ trong tất cả các giấy phép Libero không? (Đặt câu hỏi)
Công cụ Synplify Pro Synthesis không được hỗ trợ trong tất cả các loại Giấy phép. Để biết thêm thông tin về cấp phép, hãy xem Trang cấp phép.
Cảnh báo/Thông báo lỗi (Đặt câu hỏi)
Phần này cung cấp thông tin về các thông báo lỗi khác nhau xuất hiện trong quá trình cài đặt.
- Cảnh báo: Thực thể hàng đầu vẫn chưa được thiết lập! (Đặt câu hỏi)
Thông báo cảnh báo này có nghĩa là Synplify không thể xác định thực thể hàng đầu trong thiết kế của bạn do tính phức tạp của thiết kế. Bạn cần chỉ định thủ công tên thực thể hàng đầu trong các tùy chọn triển khai Synplify. Hình sau đây cho thấy một ví dụample. Hình 2-1. Ví dụample Để Chỉ Định Tên Thực Thể Hàng Đầu
- Cảnh báo về Register Pruning (Hỏi một câu hỏi) Synplify tối ưu hóa thiết kế bằng cách cắt tỉa các register, net hoặc block trùng lặp, không sử dụng. Bạn có thể kiểm soát thủ công lượng tối ưu hóa tự động bằng cách áp dụng các chỉ thị sau:
• *syn_keep—đảm bảo rằng nếu một dây được giữ trong quá trình tổng hợp và không có tối ưu hóa nào trên dây. Chỉ thị này thường được sử dụng để phá vỡ các tối ưu hóa không mong muốn và để đảm bảo các bản sao được tạo thủ công. Nó chỉ hoạt động trên các mạng và logic kết hợp.
• *syn_preserve—đảm bảo rằng các thanh ghi không bị tối ưu hóa.
• *syn_noprune—đảm bảo rằng hộp đen không được tối ưu hóa khi đầu ra của nó không được sử dụng (tức là khi đầu ra của nó không điều khiển bất kỳ logic nào).
Để biết thêm thông tin về kiểm soát tối ưu hóa và tài liệu Synplify, hãy xem Hướng dẫn sử dụng Synplify Pro dành cho Microchip. - @W: FP101 |Thiết kế có tám bộ đệm toàn cục được khởi tạo nhưng chỉ cho phép sáu bộ đệm (Đặt câu hỏi) @W: FP103— Người dùng có thể sử dụng syn_global_buffers để tăng số bộ đệm xung nhịp toàn cục được phép lên tối đa là 18.
Các cảnh báo được tạo ra vì Synplify đã xác định được hơn sáu macro toàn cục được khởi tạo trong thiết kế. Số lượng tối đa mặc định của các mạng toàn cục được phép trong Synplify hiện được đặt thành sáu.
Vì vậy, khi công cụ cố gắng sử dụng nhiều hơn sáu cho thiết kế này, nó sẽ tạo ra lỗi. Bạn có thể tăng thủ công giới hạn mặc định lên tám (tối đa 18 trong IGLOO/e, ProASIC3/E và Fusion, và tối đa tám và 16 tùy thuộc vào thiết bị SmartFusion 2 và IGLOO 2) bằng cách thêm thuộc tính tổng hợp có tên là syn_global_buffers.
Ví dụamplê:
module top (clk1, clk2, d1, d2, q1, q2, reset) /* tổng hợp syn_global_buffers = 8 */; ……hoặc kiến trúc hành vi của top là thuộc tính syn_global_buffers : số nguyên; thuộc tính syn_global_buffers của behavior : architecture là 8; ……
Để biết thêm thông tin, hãy xem Hướng dẫn sử dụng Synplify Pro for Microchip. - Lỗi: Chuyên nghiệpfile đối với công cụ Synplify là tương tác và bạn đang chạy ở chế độ hàng loạt: công cụ này không thể được gọi (Hỏi một câu hỏi)
Bạn phải có giấy phép bạc để chạy Synplify ở chế độ hàng loạt. Liên hệ với đại diện bán hàng của Microchip tại địa phương để mua giấy phép bạc. Bạn phải đảm bảo rằng công cụ Libero Synthesis profile được cấu hình để khởi chạy Synplify ở chế độ hàng loạt, nếu bạn gọi Synplify từ bên trong Libero thay vì trực tiếp từ dấu nhắc lệnh. Hình sau đây cho thấy cách gọi Synplify từ bên trong Libero.
Hình 2-2. Bán tạiample để Gọi Synplify từ Bên trong Libero
- @E: CG103: “C:\PATH\code.vhd”:12:13:12:13|Mong đợi biểu thức (Đặt câu hỏi)
@E: CD488: “C:\PATH\code.vhd”:14:11:14:11—EOF theo nghĩa đen của chuỗi
Không được phép có chú thích theo sau bất kỳ thứ gì ngoài dấu chấm phẩy hoặc dòng mới trong VHDL. Hai dấu gạch nối đánh dấu phần bắt đầu của chú thích, phần này bị trình biên dịch VHDL bỏ qua. Chú thích có thể nằm trên một dòng riêng biệt hoặc ở cuối dòng. Lỗi là do chú thích ở một phần khác của mã VHDL. - @E: Lỗi nội bộ trong m_proasic.exe (Hỏi một câu hỏi)
Đây không phải là hành vi công cụ mong đợi. Để biết thêm thông tin, hãy liên hệ với nhóm hỗ trợ Synopsys Synplify hoặc nhóm Hỗ trợ kỹ thuật Microchip nếu bạn không có Tài khoản hỗ trợ Synopsys. - Tại sao khối logic của tôi biến mất sau khi tổng hợp? (Đặt câu hỏi) Synplify tối ưu hóa bất kỳ khối logic nào không có cổng đầu ra ngoài nào.
Thuộc tính/Chỉ thị (Đặt câu hỏi)
Phần này trả lời các truy vấn liên quan đến thuộc tính và chỉ thị.
- Làm thế nào để tắt việc sử dụng bộ đệm đồng hồ tự động trong Synplify? (Đặt câu hỏi)
Để tắt bộ đệm đồng hồ tự động cho các mạng hoặc cổng đầu vào cụ thể, hãy sử dụng thuộc tính syn_noclockbuf. Đặt giá trị Boolean thành một hoặc true để tắt bộ đệm đồng hồ tự động.
Bạn có thể đính kèm thuộc tính này vào một kiến trúc cứng hoặc mô-đun có hệ thống phân cấp không bị giải thể trong quá trình tối ưu hóa cổng hoặc mạng.
Để biết thêm thông tin về cách sử dụng thuộc tính này, hãy xem Hướng dẫn sử dụng Synplify Pro for Microchip. - Thuộc tính nào được sử dụng để bảo quản sổ đăng ký? (Đặt câu hỏi)
Chỉ thị syn_preserve được sử dụng để bảo quản các thanh ghi. Để biết thêm thông tin về thuộc tính này, hãy xem Hướng dẫn sử dụng Synplify Pro for Microchip. - Thuộc tính syn_radhardlevel có hỗ trợ các họ IGLOO và Fusion không? (Đặt câu hỏi)
Không, thuộc tính syn_radhardlevel không được hỗ trợ trong các họ IGLOO® và Fusion. - Làm thế nào để vô hiệu hóa tối ưu hóa tuần tự trong Synplify? (Đặt câu hỏi)
Sử dụng lệnh syn_preserve để vô hiệu hóa tối ưu hóa tuần tự trong Synplify. - Làm thế nào tôi có thể thêm một thuộc tính trong Synplify? (Đặt câu hỏi)
Thực hiện các bước sau để thêm thuộc tính vào Synplify:
- Khởi chạy Synplify từ Trình quản lý dự án Libero.
- Nhấp vào File > Mới > Ràng buộc thiết kế FPGA.
- Nhấp vào tab Thuộc tính ở cuối bảng tính.
- Nhấp đúp vào bất kỳ ô thuộc tính nào trong bảng tính. Bạn sẽ thấy một menu thả xuống với nhiều thuộc tính được liệt kê. Chọn bất kỳ ô nào trong số chúng và điền vào các trường bắt buộc tương ứng, như thể hiện trong hình sau.
Lưu lại filevà đóng Trình chỉnh sửa phạm vi sau khi hoàn thành nhiệm vụ.
- Làm thế nào để chèn bộ đệm đồng hồ vào thiết kế của tôi? (Đặt câu hỏi)
Sử dụng thuộc tính syn_insert_buffer để chèn bộ đệm đồng hồ. Công cụ tổng hợp sẽ chèn bộ đệm đồng hồ theo các giá trị cụ thể của nhà cung cấp mà bạn chỉ định. Thuộc tính này có thể được áp dụng trên các phiên bản.
Để biết thêm thông tin về cách sử dụng thuộc tính này, hãy xem Hướng dẫn sử dụng Synplify Pro for Microchip. - Làm thế nào để tăng số lượng bộ đệm đồng hồ toàn cục được sử dụng trong thiết kế của tôi? (Đặt câu hỏi)
Sử dụng thuộc tính syn_global_buffers trong SCOPE để chỉ định số lượng bộ đệm toàn cục sẽ được sử dụng trong thiết kế. Đây là một số nguyên từ 0 đến 18. Để biết thêm thông tin về thuộc tính này, hãy xem Hướng dẫn sử dụng Synplify Pro for Microchip. - Có cách nào để bảo toàn logic của tôi nếu các cổng đầu ra không được sử dụng trong thiết kế của tôi không? (Đặt câu hỏi)
Sử dụng thuộc tính syn_noprune để bảo toàn logic nếu các cổng đầu ra không được sử dụng trong thiết kế. Ví dụample: module syn_noprune (a,b,c,d,x,y); /* tổng hợp syn_noprune=1 */;
Để biết thêm thông tin về thuộc tính này, hãy xem Hướng dẫn sử dụng Synplify Pro dành cho Microchip. - Tại sao tổng hợp lại tối ưu hóa mạng lưới quạt cao của tôi thành đồng hồ đệm? (Đặt câu hỏi)
Sử dụng syn_maxfan để ghi đè hướng dẫn quạt ra mặc định (toàn cục) cho một cổng đầu vào, mạng hoặc đầu ra thanh ghi riêng lẻ. Đặt hướng dẫn quạt ra mặc định cho một thiết kế thông qua bảng điều khiển thiết bị trên hộp thoại Tùy chọn triển khai hoặc bằng lệnh set_option -fanout_limit trong
dự án file. Sử dụng thuộc tính syn_maxfan để chỉ định giá trị (cục bộ) khác nhau cho từng I/O.
Để biết thêm thông tin về thuộc tính này, hãy xem Hướng dẫn sử dụng Synplify Pro dành cho Microchip. - Làm thế nào để sử dụng thuộc tính syn_encoding cho thiết kế FSM? (Đặt câu hỏi)
Thuộc tính syn_encoding ghi đè lên mã hóa trình biên dịch FSM mặc định cho máy trạng thái.
Thuộc tính này chỉ có hiệu lực khi trình biên dịch FSM được bật. Sử dụng syn_encoding khi bạn muốn tắt trình biên dịch FSM trên toàn cầu, nhưng có một số thanh ghi trạng thái được chọn trong thiết kế của bạn mà bạn muốn trích xuất. Trong trường hợp này, hãy sử dụng thuộc tính này với chỉ thị syn_state_machine cho các thanh ghi cụ thể đó.
Để biết thêm thông tin về thuộc tính này, hãy xem Hướng dẫn sử dụng Synplify Pro dành cho Microchip. - Tại sao Synplify tạo ra một netlist vượt quá mức fanout tối đa của thiết bị, khiến netlist không biên dịch được? (Đặt câu hỏi)
Macro CC, có sẵn cho các họ Antifuse, là một phần tử flip-flop được xây dựng bằng cách sử dụng hai cell C. Một mạng lưới điều khiển cổng CLK hoặc CLR của một macro CC đang điều khiển hai cell. Giới hạn quạt cứng trên một số mạng lưới nhất định không đạt được kết quả mong muốn vì nó không tính đến hiệu ứng nhân đôi mạng lưới này.
Bao gồm thuộc tính syn_maxfan trong mã RTL để buộc Synplify tạo danh sách mạng hợp lệ.
Giảm giá trị giới hạn quạt ra tối đa xuống một cho mỗi macro CC do mạng điều khiển. Ví dụample, đặt giới hạn syn_maxfan thành 12 cho mạng đang điều khiển macro CC để giữ cho lượng fanout ở mức 24 hoặc thấp hơn.
Suy luận RAM (Đặt câu hỏi)
Phần này trả lời các câu hỏi liên quan đến hỗ trợ suy luận RAM của Synplify cho các dòng sản phẩm của Microchip.
- Synplify hỗ trợ các dòng Microchip nào cho suy luận RAM? (Đặt câu hỏi) Synplify hỗ trợ Microchip ProASIC®, ProASIC PLUS®, ProASIC3®, SmartFusion® 2, IGLOO® 2 và
Dòng sản phẩm RTG4™ dùng để tạo ra cả RAM cổng đơn và cổng kép. - Suy luận RAM có được BẬT theo mặc định không? (Đặt câu hỏi)
Có, công cụ tổng hợp sẽ tự động suy ra RAM. - Làm thế nào tôi có thể tắt suy luận RAM trong Synplify? (Đặt câu hỏi)
Sử dụng thuộc tính syn_ramstyle và đặt giá trị của nó thành registers.
Để biết thêm thông tin, hãy xem Sổ tay tham khảo Synopsys Synplify Pro dành cho Microchip. - Làm thế nào để Synplify suy ra RAM/ROM nhúng? (Đặt câu hỏi)
Sử dụng thuộc tính syn_ramstyle và đặt giá trị của nó thành block_ram hoặc LSRAM và USRAM cho các thiết bị SmartFusion 2 và IGLOO 2.
Để biết thêm thông tin, hãy xem Sổ tay tham khảo Synopsys Synplify Pro dành cho Microchip. - Tôi không thể biên dịch một thiết kế hiện có trong phiên bản mới hơn của trình thiết kế. (Đặt câu hỏi)
Có thể có thay đổi cấu hình RAM/PLL. Tạo lại RAM/PLL của bạn bằng cách mở các tùy chọn cấu hình lõi từ Catalog trong Libero Project Manager và tổng hợp lại, biên dịch hoặc bố trí.
Khu vực hoặc Chất lượng Kết quả (Đặt câu hỏi)
Phần này trả lời các câu hỏi liên quan đến khu vực hoặc chất lượng sử dụng Synplify.
- Tại sao diện tích sử dụng tăng lên trong phiên bản mới của Synplify? (Đặt câu hỏi)
Synplify được thiết kế để đạt được kết quả thời gian tốt hơn trong mọi phiên bản mới. Thật không may, sự đánh đổi thường là tăng diện tích.
Nếu đạt được yêu cầu về thời gian cho thiết kế và nhiệm vụ còn lại là lắp thiết kế vào khuôn cụ thể thì sau đây là các phương pháp:
- Tăng giới hạn Fanout để giảm sự sao chép bộ đệm.
- Thay đổi cài đặt tần số toàn cầu để nới lỏng yêu cầu về thời gian.
- Bật chia sẻ tài nguyên (cụ thể cho thiết kế) để tối ưu hóa thiết kế.
Có những kỹ thuật cải thiện diện tích nào trong Synplify? (Đặt câu hỏi) Thực hiện các kỹ thuật sau để cải thiện diện tích trong Synplify:
- Tăng giới hạn fanout khi bạn thiết lập các tùy chọn triển khai. Giới hạn cao hơn có nghĩa là ít logic được sao chép hơn và ít bộ đệm được chèn vào trong quá trình tổng hợp, do đó diện tích nhỏ hơn. Ngoài ra, vì các công cụ đặt và định tuyến thường đệm các mạng fanout cao nên không cần đệm quá mức trong quá trình tổng hợp.
- Kiểm tra tùy chọn Chia sẻ tài nguyên khi bạn thiết lập tùy chọn triển khai. Khi tùy chọn này được chọn, phần mềm sẽ chia sẻ tài nguyên phần cứng như bộ cộng, bộ nhân và bộ đếm bất cứ khi nào có thể và giảm thiểu diện tích.
- Đối với các thiết kế có FSM lớn, hãy sử dụng kiểu mã hóa tuần tự hoặc xám vì chúng thường sử dụng diện tích nhỏ nhất.
- Nếu bạn đang ánh xạ vào CPLD và không đáp ứng các yêu cầu về khu vực, hãy đặt kiểu mã hóa mặc định cho FSM thành tuần tự thay vì một mã nóng.
Làm thế nào để tôi vô hiệu hóa tối ưu hóa khu vực? (Đặt câu hỏi)
Việc tối ưu hóa thời gian thường phải trả giá bằng diện tích. Không có cách cụ thể nào để vô hiệu hóa việc tối ưu hóa diện tích. Thực hiện các bước sau để cải thiện thời gian và do đó tăng khả năng sử dụng diện tích:
- Bật tùy chọn chỉnh lại thời gian.
- Bật tùy chọn Pipelining.
- Sử dụng các ràng buộc thiết kế thực tế, khoảng 10 đến 15 phần trăm mục tiêu thực tế.
- Chọn ràng buộc quạt cân bằng.
Để biết thêm thông tin về tối ưu hóa thời gian, hãy xem Hướng dẫn sử dụng Synplify Pro for Microchip.
Làm thế nào để tôi vô hiệu hóa tối ưu hóa tuần tự? (Đặt câu hỏi)
Không có nút hoặc hộp kiểm rõ ràng nào để vô hiệu hóa tối ưu hóa tuần tự. Điều này là do có nhiều loại tối ưu hóa tuần tự khác nhau được Synplify thực hiện.
Để biết thêm thông tin về các tùy chọn vô hiệu hóa tối ưu hóa, hãy xem Sổ tay tham khảo Synplify Pro dành cho Microchip.
Ví dụampSau đây là một số tùy chọn để vô hiệu hóa tối ưu hóa.
- Vô hiệu hóa trình biên dịch FSM.
- Sử dụng lệnh syn_preserve để lưu giữ sổ đăng ký trong một số trường hợp nhất định.
Quan trọng: Trình quản lý dự án ghi đè lên PRJ tổng hợp file mỗi khi bạn gọi tổng hợp khi chọn tùy chọn này.
- Gia đình nào được Synplify hỗ trợ TMR? (Đặt câu hỏi)
- Nó được hỗ trợ trên các thiết bị Microchip ProASIC3/E, SmartFusion 2 và IGLOO 2 cũng như Microchip
- Thiết bị chịu bức xạ (RT) và thiết bị chịu bức xạ (RH). Bạn cũng có thể nhận được Triple Module
- Thiết lập dự phòng (TMR) hoạt động với các dòng thiết bị Antifuse cũ hơn của Microchip. Tuy nhiên, thiết lập này không được hỗ trợ trong dòng thiết bị AX thương mại.
- Lưu ý: Trong dòng thiết bị RTAX của Microchip, phần cứng có khả năng hỗ trợ TMR tốt hơn.
- Đối với các thiết bị Axcelerator RT, TMR được tích hợp vào silicon khiến TMR mềm thông qua công cụ Tổng hợp trở nên không cần thiết đối với logic tuần tự.
- Tại sao macro TMR hoạt động trong SX nhưng không hoạt động trong họ AX? (Đặt câu hỏi)
- Không có phần mềm hỗ trợ TMR trong tổng hợp Synplify cho họ Axcelerator thương mại, nhưng nó có sẵn cho họ SX. Nếu bạn đang sử dụng thiết bị RTAXS, TMR được tích hợp vào phần cứng/thiết bị cho các flip-flop tuần tự.
- Làm thế nào tôi có thể kích hoạt TMR cho thiết bị SX-A? (Đặt câu hỏi)
- Đối với họ thiết bị SX-A, trong phần mềm Synplify, bạn cần nhập thủ công file được tìm thấy trong thư mục Cài đặt IDE Libero, chẳng hạn như:
- C:\Microsemi\Libero_v9.2\Synopsys\synplify_G201209ASP4\lib\actel\tmr.vhd.
- Lưu ý: Thứ tự của files trong dự án Synplify là quan trọng và cấp cao nhất file phải ở dưới cùng.
- Bạn có thể nhấp và giữ cấp cao nhất file trong dự án Synplify và kéo nó xuống dưới tmr.vhd file.
- Phiên bản nào của Synplify hỗ trợ các sản phẩm nano? (Đặt câu hỏi)
- Tất cả các phiên bản Synplify sau Synplify v9.6 A đều hỗ trợ các sản phẩm nano.
- Phiên bản nào của Synplify hỗ trợ RTAX-DSP? (Đặt câu hỏi)
- Tất cả các phiên bản đi kèm với Libero IDE v8.6 trở lên đều cung cấp hỗ trợ RTAX-DSP.
- Làm thế nào để tạo lõi IP với HDL fileTôi có? (Đặt câu hỏi)
- Tạo một netlist EDIF không chèn bộ đệm I/O. Netlist EDIF này được gửi đến người dùng dưới dạng IP. Người dùng phải coi đây là hộp đen và đưa vào thiết kế.
- Thiết bị Nano chỉ có bốn mạng đồng hồ toàn cầu. Làm thế nào để tôi thiết lập ràng buộc này? (Đặt câu hỏi)
- Sử dụng thuộc tính /* synthesis syn_global_buffers = 4*/ để thiết lập ràng buộc.
- Tại sao tôi không thấy danh sách cổng mới của mình ngay cả sau khi đã cập nhật danh sách mạng?
(Đặt câu hỏi)Mặc dù cổng mới đã được thêm vào thiết kế, netlist không thêm bộ đệm vào cổng vì không có logic nào trong thiết kế liên quan đến cổng. Các cổng không liên kết với bất kỳ logic nào trong thiết kế sẽ không được hiển thị. - Tại sao Synplify không sử dụng Global cho tín hiệu Set/Reset? (Đặt câu hỏi)
- Synplify xử lý tín hiệu set/reset khác với tín hiệu clock. Synplify global promotion luôn ưu tiên tín hiệu clock, ngay cả khi một số tín hiệu set/reset có fanout cao hơn clock nets.
- Khởi tạo thủ công một clkbuf để đảm bảo rằng tín hiệu thiết lập/đặt lại là toàn cục, nếu bạn muốn sử dụng mạng toàn cục cho các tín hiệu này.
- Tại sao Synplify lại ghi ra ràng buộc xung nhịp SDC ngay cả đối với ràng buộc tự động? (Đặt câu hỏi)
Đây là hành vi mặc định trong Synplify và không thể thay đổi. Tuy nhiên, bạn có thể kiểm soát các ràng buộc tự động SDC bằng cách sửa đổi hoặc xóa các ràng buộc không mong muốn theo cách thủ công. - Tại sao logic ba trạng thái bên trong của tôi không được tổng hợp chính xác? (Đặt câu hỏi)
Thiết bị vi mạch không hỗ trợ bộ đệm tristate nội bộ. Nếu Synplify không ánh xạ lại đúng các tín hiệu tristate nội bộ, tất cả các tristate nội bộ phải được ánh xạ thủ công vào MUX.
Lịch sử sửa đổi (Đặt câu hỏi)
Lịch sử sửa đổi mô tả những thay đổi đã được thực hiện trong tài liệu. Những thay đổi được liệt kê theo bản sửa đổi, bắt đầu từ ấn phẩm mới nhất.
| Ôn tập | Ngày | Sự miêu tả |
| A | 12/2024 | Sau đây là tóm tắt những thay đổi trong bản sửa đổi A của tài liệu này.
|
| 2.0 | Sau đây là tóm tắt những thay đổi trong bản sửa đổi 2.0 của tài liệu này.
|
|
| 1.0 | Đây là lần đầu tiên tài liệu này được xuất bản. |
Hỗ trợ FPGA vi mạch
Nhóm sản phẩm Microchip FPGA hỗ trợ các sản phẩm của mình bằng các dịch vụ hỗ trợ khác nhau, bao gồm Dịch vụ khách hàng, Trung tâm hỗ trợ kỹ thuật khách hàng, webtrang web và các văn phòng bán hàng trên toàn thế giới. Khách hàng nên truy cập các tài nguyên trực tuyến của Microchip trước khi liên hệ với bộ phận hỗ trợ vì rất có thể các thắc mắc của họ đã được giải đáp.
Liên hệ với Trung tâm hỗ trợ kỹ thuật thông qua webtrang web tại www.microchip.com/support Đề cập đến số hiệu thiết bị FPGA, chọn loại trường hợp phù hợp và tải thiết kế lên files trong khi tạo một trường hợp hỗ trợ kỹ thuật.
Liên hệ với bộ phận Dịch vụ khách hàng để được hỗ trợ sản phẩm không liên quan đến kỹ thuật, chẳng hạn như định giá sản phẩm, nâng cấp sản phẩm, cập nhật thông tin, trạng thái đơn đặt hàng và ủy quyền.
- Từ Bắc Mỹ, gọi 800.262.1060
- Từ phần còn lại của thế giới, hãy gọi 650.318.4460
- Fax, từ bất cứ nơi nào trên thế giới, 650.318.8044
Thông tin vi mạch
Nhãn hiệu
Tên và logo “Microchip”, logo “M” và các tên, logo và thương hiệu khác là các nhãn hiệu đã đăng ký và chưa đăng ký của Microchip Technology Incorporated hoặc các chi nhánh và/hoặc công ty con của công ty này tại Hoa Kỳ và/hoặc các quốc gia khác (“Nhãn hiệu Microchip”). Thông tin liên quan đến Nhãn hiệu Microchip có thể được tìm thấy tại https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN: 979-8-3371-0303-7
Thông báo pháp lý
- Ấn phẩm này và thông tin trong tài liệu này chỉ có thể được sử dụng với các sản phẩm của Microchip, bao gồm cả việc thiết kế, thử nghiệm và tích hợp các sản phẩm của Microchip với ứng dụng của bạn. Sử dụng thông tin này
theo bất kỳ cách nào khác vi phạm các điều khoản này. Thông tin liên quan đến các ứng dụng của thiết bị chỉ được cung cấp để thuận tiện cho bạn và có thể được thay thế bằng các bản cập nhật. Bạn có trách nhiệm đảm bảo rằng ứng dụng của bạn đáp ứng các thông số kỹ thuật của bạn. Hãy liên hệ với văn phòng bán hàng Microchip tại địa phương của bạn để được hỗ trợ thêm hoặc nhận hỗ trợ bổ sung tại www.microchip.com/en-us/support/design-help/client-support-services - THÔNG TIN NÀY ĐƯỢC MICROCHIP CUNG CẤP “NGUYÊN TRẠNG”. MICROCHIP KHÔNG ĐẠI DIỆN HOẶC BẢO ĐẢM NÀO, DÙ RÕ RÀNG HAY NGỤ Ý, BẰNG VĂN BẢN HOẶC MIỆNG, THEO LUẬT ĐỊNH HOẶC CÁCH KHÁC, LIÊN QUAN ĐẾN THÔNG TIN BAO GỒM NHƯNG KHÔNG GIỚI HẠN Ở BẤT KỲ BẢO ĐẢM NGỤ Ý NÀO VỀ VIỆC KHÔNG VI PHẠM, KHẢ NĂNG THƯƠNG MẠI VÀ SỰ PHÙ HỢP CHO MỘT MỤC ĐÍCH CỤ THỂ, HOẶC BẢO ĐẢM LIÊN QUAN ĐẾN TÌNH TRẠNG, CHẤT LƯỢNG HOẶC HIỆU SUẤT CỦA THÔNG TIN.
- TRONG MỌI TRƯỜNG HỢP, MICROCHIP SẼ KHÔNG CHỊU TRÁCH NHIỆM ĐỐI VỚI BẤT KỲ MẤT MÁT, THIỆT HẠI, CHI PHÍ HOẶC PHÍ PHẠT GIÁN TIẾP, ĐẶC BIỆT, TRỪNG PHẠT, NGẪU NHIÊN HOẶC HẬU QUẢ NÀO LIÊN QUAN ĐẾN THÔNG TIN HOẶC VIỆC SỬ DỤNG THÔNG TIN, DÙ DO NGUYÊN NHÂN NÀO, NGAY CẢ KHI MICROCHIP ĐÃ ĐƯỢC THÔNG BÁO VỀ KHẢ NĂNG HOẶC THIỆT HẠI CÓ THỂ THẤY TRƯỚC. Ở MỨC ĐẦY ĐỦ NHẤT ĐƯỢC LUẬT PHÁP CHO PHÉP, TỔNG TRÁCH NHIỆM PHÁP LÝ CỦA MICROCHIP ĐỐI VỚI TẤT CẢ CÁC KHIẾU NẠI BẤT KỲ CÁCH NÀO LIÊN QUAN ĐẾN THÔNG TIN HOẶC VIỆC SỬ DỤNG THÔNG TIN SẼ KHÔNG VƯỢT QUÁ SỐ TIỀN PHÍ, NẾU CÓ, MÀ BẠN ĐÃ TRẢ TRỰC TIẾP CHO MICROCHIP ĐỂ CÓ THÔNG TIN.
Việc sử dụng các thiết bị Microchip trong các ứng dụng hỗ trợ sự sống và/hoặc an toàn hoàn toàn do người mua chịu rủi ro và người mua đồng ý bảo vệ, bồi thường và giữ cho Microchip vô hại khỏi mọi thiệt hại, khiếu nại, vụ kiện hoặc chi phí phát sinh từ việc sử dụng đó. Không có giấy phép nào được chuyển giao, ngầm định hoặc theo cách khác, theo bất kỳ quyền sở hữu trí tuệ nào của Microchip trừ khi có quy định khác.
Tính năng bảo vệ mã thiết bị vi mạch
Lưu ý các chi tiết sau đây về tính năng bảo vệ mã trên các sản phẩm của Microchip:
- Các sản phẩm Microchip đáp ứng các thông số kỹ thuật có trong Bảng dữ liệu Microchip cụ thể của sản phẩm đó.
- Microchip tin rằng dòng sản phẩm của mình an toàn khi sử dụng đúng mục đích, trong thông số kỹ thuật vận hành và trong điều kiện bình thường.
- Microchip coi trọng và tích cực bảo vệ quyền sở hữu trí tuệ của mình. Các nỗ lực vi phạm tính năng bảo vệ mã của các sản phẩm Microchip đều bị nghiêm cấm và có thể vi phạm Đạo luật bản quyền kỹ thuật số thiên niên kỷ.
- Cả Microchip và bất kỳ nhà sản xuất chất bán dẫn nào khác đều không thể đảm bảo tính bảo mật của mã của mình. Bảo vệ mã không có nghĩa là chúng tôi đảm bảo sản phẩm là "không thể phá vỡ". Bảo vệ mã liên tục phát triển. Microchip cam kết liên tục cải thiện các tính năng bảo vệ mã của sản phẩm của chúng tôi.
Tài liệu / Tài nguyên
 |
MICROCHIP Synopsys Synplify Pro ME [tập tin pdf] Hướng dẫn sử dụng Synopsys Synplify Pro ME, Synplify Pro ME, Pro ME |
