Hướng dẫn sử dụng MICROCHIP UG0877 SLVS-EC cho Polar Fire FPGA
Lịch sử sửa đổi
Lịch sử sửa đổi mô tả những thay đổi đã được triển khai trong tài liệu. Các thay đổi được liệt kê theo bản sửa đổi, bắt đầu với ấn phẩm hiện tại.
Bản sửa đổi 4.0
Sau đây là tóm tắt các thay đổi được thực hiện trong phiên bản 4.0 của tài liệu này.
- Đã thay thế Hình 2, trang 2, Hình 3, trang 3, Hình 8, trang 6 và Hình 9, trang 7.
- Đã xóa phần Truyền PLL, trang 4.
- Cập nhật Bảng 1 trang 3, Bảng 3 trang 7, Bảng 4 trang 7 và Bảng 5 trang 8.
- Phần cập nhật PLL cho Pixel Clock Generation, trang 4.
- Phần cập nhật Thông số cấu hình, trang 7.
Bản sửa đổi 3.0
Sau đây là tóm tắt các thay đổi được thực hiện trong phiên bản 3.0 của tài liệu này.
- IP SLVS-EC, trang 2
- Bảng 3 nơi trang 7
Bản sửa đổi 2.0
Sau đây là tóm tắt các thay đổi được thực hiện trong phiên bản 2.0 của tài liệu này.
- IP SLVS-EC, trang 2
- Cấu hình bộ thu phát, trang 3
- Bảng 3 nơi trang 7
Bản sửa đổi 1.0
Bản sửa đổi 1.0 là lần xuất bản đầu tiên của tài liệu này
IP SLVS-EC
SLVS-EC là giao diện tốc độ cao của Sony dành cho cảm biến hình ảnh CMOS độ phân giải cao thế hệ tiếp theo. Tiêu chuẩn này có khả năng chấp nhận độ lệch giữa các làn đường nhờ công nghệ đồng hồ nhúng. Nó làm cho thiết kế cấp bo mạch trở nên dễ dàng khi truyền tốc độ cao và khoảng cách xa. Lõi IP SLVS-EC Rx cung cấp giao diện SLVS-EC cho PolarFire FPGA để nhận dữ liệu cảm biến hình ảnh. IP hỗ trợ tốc độ lên tới 4.752 Gbps. Lõi IP hỗ trợ hai, bốn và tám làn cho cấu hình RAW 8, RAW 10 và RAW 12. Hình dưới đây minh họa sơ đồ hệ thống cho giải pháp camera SLVS-EC.
Hình 1 • Sơ đồ khối IP SLVS-EC
Bộ thu phát Polar Fire® được sử dụng làm giao diện PHY cho cảm biến SLVS-EC do giao diện SLVS-EC sử dụng công nghệ đồng hồ nhúng. Nó cũng sử dụng mã hóa 8b10b, có thể được phục hồi bằng bộ thu phát PolarFire. PolarFire FPGA có tới 24 làn thu phát 12.7 Gbps công suất thấp. Các làn thu phát này có thể được cấu hình làm làn thu SLVS-EC PHY. Như thể hiện trong hình trước, đầu ra của bộ thu phát được kết nối với lõi IP SLVS-EC Rx.
Giải pháp thu SLVS-EC
Hình dưới đây cho thấy cách triển khai thiết kế cấp cao nhất của phần mềm Libero SoC đối với IP SLVS-EC và các thành phần cần thiết cho giải pháp máy thu SLVS-EC.
Hình 2 • SLVS-EC IP SmartDesign
Cấu hình thu phát
Hình dưới đây cho thấy cấu hình giao diện thu phát.
Hình 3 • Bộ cấu hình giao diện thu phát
Bộ thu phát có thể được cấu hình thành hai hoặc bốn làn. Ngoài ra, tốc độ của bộ thu phát có thể được đặt ở “Tốc độ dữ liệu của bộ thu phát”. Giao diện SLVS-EC hỗ trợ hai tốc độ truyền như được liệt kê trong bảng sau.
Bảng 1 • Tốc độ truyền SLVS-EC
| Lớp Baud | Tốc độ Baud tính bằng Mbps |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
PLL cho thế hệ đồng hồ pixel
Cần có PLL để tạo đồng hồ pixel từ đồng hồ Fabric được tạo bởi Bộ thu phát, tức là LANE0_RX_CLOCK. Sau đây là công thức tạo đồng hồ pixel.
Đồng hồ pixel = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
Định cấu hình PF_CCC cho RAW 8 như trong hình sau.
Hình 4 • Mạch điều hòa đồng hồ
Mô tả thiết kế
Hình dưới đây cho thấy cấu trúc Định dạng khung SLVS-EC.
Hình 5 • Cấu trúc định dạng khung SLVS-EC
Tiêu đề gói chứa thông tin về tín hiệu bắt đầu và kết thúc khung cùng với các dòng Hợp lệ. Mã điều khiển PHY được thêm vào phía trên tiêu đề gói để tạo thành gói SLVS-EC. Bảng sau liệt kê các mã điều khiển PHY khác nhau được sử dụng trong giao thức SLVS-EC.
Bảng 2 • Mã kiểm soát PHY
Mã kiểm soát PHY Kết hợp ký hiệu 8b10b
Mã bắt đầu K.28.5 – K.27.7 – K.28.2 – K.27.7
Mã kết thúc K.28.5 – K.29.7 – K.30.7 – K.29.7
Mã đệm K.23.7 – K.28.4 – K.28.6 – K.28.3
đồng bộ hóa mã K.28.5 – D.10.5 – D.10.5 – D.10.5
Mã nhàn rỗi D.00.0 – D.00.0 – D.00.0 – D.00.0
Lõi IP SLVS-EC RX
Phần này mô tả chi tiết triển khai phần cứng của IP bộ thu SLVS-EC. Hình sau đây minh họa giải pháp đầu thu Sony SLVS-EC có chứa IP Polar Fire SLVS-EC RX. IP này được sử dụng cùng với khối giao diện thu phát Polar Fire. Hình dưới đây hiển thị các khối bên trong của IP SLVS-EC Rx.
Hình 6 • Các khối bên trong của SLVS-EC RX IP
bộ căn chỉnh
Mô-đun này nhận dữ liệu từ các khối thu phát PolarFire và căn chỉnh theo mã đồng bộ hóa. Mô-đun này tìm kiếm mã đồng bộ hóa theo byte nhận được từ bộ thu phát và khóa vào ranh giới byte.
slvsec_phy_rx
Mô-đun này nhận dữ liệu từ bộ căn chỉnh và giải mã các gói SLVS PHY đến. Mô-đun này đi qua trình tự đồng bộ hóa và sau đó tạo tín hiệu pkt_en bắt đầu từ mã Bắt đầu và kết thúc ở mã kết thúc. Nó cũng loại bỏ mã PAD khỏi các gói dữ liệu và gửi dữ liệu đến mô-đun tiếp theo là slvsrx_decoding.
slvsrx_decode
Mô-đun này nhận dữ liệu từ mô-đun slvsec_phy_rx và trích xuất dữ liệu pixel từ tải trọng. Mô-đun này trích xuất bốn pixel trên mỗi đồng hồ trên mỗi làn và gửi đến đầu ra. Nó tạo ra tín hiệu hợp lệ đường truyền cho các đường hoạt động xác thực dữ liệu video đang hoạt động. Nó cũng tạo ra tín hiệu khung hợp lệ bằng cách xem xét các bit bắt đầu khung và kết thúc khung trong tiêu đề gói của gói SLVS-EC
FSM với các trạng thái giải mã dữ liệu
Hình sau đây hiển thị FSM cho SLVS-EC RX IP.
Hình 7 • FSM cho SLVS-EC RX IP
Cấu hình IP máy thu SLVS-EC
Hình dưới đây hiển thị bộ cấu hình IP của máy thu SLVS-EC.
Hình 8 • Bộ cấu hình IP bộ thu SLVS-EC
Thông số cấu hình
Bảng sau liệt kê mô tả các tham số cấu hình được sử dụng trong triển khai phần cứng của khối IP bộ thu SLVS-EC. Đây là những tham số chung và có thể thay đổi tùy theo yêu cầu ứng dụng.
Bảng 3 • Thông số cấu hình
Tên Mô tả
DATA_WIDTH Độ rộng dữ liệu pixel đầu vào. Hỗ trợ RAW 8, RAW 10 và RAW 12.
Số LANE_WIDTH của làn đường SLVS-EC. Hỗ trợ hai, bốn và tám làn đường.
BUFF_DEPTH Độ sâu của bộ đệm. Số lượng pixel hoạt động trong dòng video đang hoạt động.
Độ sâu bộ đệm có thể được tính bằng cách sử dụng phương trình sau:
BUFF_DEPTH = Trần ((Độ phân giải ngang * Độ rộng RAW) / (32 * Độ rộng làn))
Example: Độ rộng RAW = 8, Độ rộng làn = 4 và Độ phân giải ngang = 1920 pixel
BUFF_DEPTH = Trần ((1920 * 8)/ (32* 4)) = 120
Đầu vào và đầu ra
Bảng sau liệt kê các cổng đầu vào và đầu ra của thông số cấu hình SLVS-EC RX IP
Bảng 4 • Cổng vào và ra
| Tên tín hiệu | Phương hướng | Chiều rộng | Sự miêu tả |
| LANE#_RX_CLK | Đầu vào | 1 | Đồng hồ đã được khôi phục từ bộ thu phát cho Làn đường cụ thể đó |
| LANE#_RX_READY | Đầu vào | 1 | Tín hiệu sẵn sàng dữ liệu cho Lane |
| LANE#_RX_VALID | Đầu vào | 1 | Dữ liệu Tín hiệu hợp lệ cho làn đường |
| LANE#_RX_DATA | Đầu vào | 32 | Lane phục hồi dữ liệu từ máy thu phát |
| LINE_VALID_O | Đầu ra | 1 | Tín hiệu dữ liệu hợp lệ cho các pixel hoạt động trong một dòng |
| FRAME_VALID_O | Đầu ra | 1 | Tín hiệu hợp lệ cho các dòng hiện hoạt trong khung |
| DATA_OUT_O | Đầu ra | DATA_WIDTH*LANE_WIDTH*4 | Đầu ra dữ liệu pixel |
Sơ đồ thời gian
Hình dưới đây hiển thị sơ đồ thời gian IP SLVS-EC.
Hình 9 • Sơ đồ định thời IP SLVS-EC
Sử dụng tài nguyên
Bảng sau đây cho thấy việc sử dụng tài nguyên củaample Lõi thu SLVS-EC được triển khai trong PolarFire FPGA (gói MPF300TS-1FCG1152I), dành cho RAW 8 và bốn làn cùng cấu hình độ phân giải ngang 1920.
Bảng 5 • Sử dụng tài nguyên
| Yếu tố | Cách sử dụng |
| DFF | 3001 |
| 4 đầu vào LUT | 1826 |
| LSRAM | 16 |
Tài liệu / Tài nguyên
 |
Bộ thu MICROCHIP UG0877 SLVS-EC cho PolarFire FPGA [tập tin pdf] Hướng dẫn sử dụng UG0877, UG0877 Bộ thu SLVS-EC cho PolarFire FPGA, Bộ thu SLVS-EC cho PolarFire FPGA, Bộ thu cho PolarFire FPGA, PolarFire FPGA |
