UG0806
Hướng dẫn sử dụng
Bộ giải mã máy thu MIPI CSI-2 cho PolarFire
Bộ giải mã đầu thu MIPI CSI-0806 UG2 cho PolarFire
Trụ sở chính của Microsemi
One Enterprise, Aliso Viejo, CA 92656 Hoa Kỳ
Ở Hoa Kỳ: +1 800-713-4113
Bên ngoài Hoa Kỳ: +1 949-380-6100
Doanh số: +1 949-380-6136
Số Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
www.microsemi.com
© 2021 Microsemi, công ty con thuộc sở hữu hoàn toàn của Microchip Technology Inc. Mọi quyền được bảo lưu. Microsemi và biểu trưng Microsemi là các nhãn hiệu đã đăng ký của Microsemi Corporation. Tất cả các nhãn hiệu và nhãn hiệu dịch vụ khác là tài sản của chủ sở hữu tương ứng.
Microsemi không bảo đảm, đại diện hoặc đảm bảo về thông tin có trong tài liệu này hoặc tính phù hợp của các sản phẩm và dịch vụ của mình cho bất kỳ mục đích cụ thể nào, cũng như Microsemi không chịu bất kỳ trách nhiệm pháp lý nào phát sinh từ việc ứng dụng hoặc sử dụng bất kỳ sản phẩm hoặc mạch điện nào. Các sản phẩm được bán dưới đây và bất kỳ sản phẩm nào khác do Microsemi bán đã được thử nghiệm giới hạn và không được sử dụng cùng với các thiết bị hoặc ứng dụng quan trọng. Bất kỳ thông số kỹ thuật hiệu suất nào được cho là đáng tin cậy nhưng chưa được xác minh và Người mua phải tiến hành và hoàn thành tất cả các hoạt động và thử nghiệm khác của sản phẩm, một mình và cùng với hoặc được lắp đặt trong bất kỳ sản phẩm cuối nào. Người mua không được dựa vào bất kỳ dữ liệu và thông số kỹ thuật hiệu suất hoặc thông số nào do Microsemi cung cấp. Người mua có trách nhiệm xác định một cách độc lập tính phù hợp của bất kỳ sản phẩm nào và kiểm tra và xác minh các sản phẩm đó. Thông tin do Microsemi cung cấp dưới đây được cung cấp “nguyên trạng, ở đâu” và với tất cả các lỗi và toàn bộ rủi ro liên quan đến thông tin đó hoàn toàn thuộc về Người mua. Microsemi không cấp, rõ ràng hoặc ngầm định, cho bất kỳ bên nào bất kỳ quyền sáng chế, giấy phép hoặc bất kỳ quyền SHTT nào khác, cho dù liên quan đến bản thân thông tin đó hay bất kỳ điều gì được mô tả bởi thông tin đó. Thông tin được cung cấp trong tài liệu này là độc quyền của Microsemi và Microsemi có quyền thực hiện bất kỳ thay đổi nào đối với thông tin trong tài liệu này hoặc bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo.
Về Microsemi
Microsemi, một công ty con thuộc sở hữu hoàn toàn của Microchip Technology Inc. (Nasdaq: MCHP), cung cấp danh mục toàn diện các giải pháp bán dẫn và hệ thống cho hàng không vũ trụ và quốc phòng, truyền thông, trung tâm dữ liệu và thị trường công nghiệp. Các sản phẩm bao gồm các mạch tích hợp tín hiệu hỗn hợp tương tự hiệu suất cao và được tăng cường bức xạ, FPGA, SoC và ASIC; sản phẩm quản lý điện năng; các thiết bị thời gian và đồng bộ hóa và các giải pháp thời gian chính xác, thiết lập tiêu chuẩn của thế giới về thời gian; thiết bị xử lý giọng nói; Giải pháp RF; các thành phần rời rạc; giải pháp lưu trữ và truyền thông doanh nghiệp, công nghệ bảo mật và chống tampsản phẩm er; Giải pháp Ethernet; Nguồn-over-Ethernet IC và midspans; cũng như các khả năng và dịch vụ thiết kế tùy chỉnh. Tìm hiểu thêm tại www.microsemi.com.
Lịch sử sửa đổi
Lịch sử sửa đổi mô tả những thay đổi đã được triển khai trong tài liệu. Các thay đổi được liệt kê theo bản sửa đổi, bắt đầu với ấn phẩm hiện tại.
1.1 Bản sửa đổi 10.0
Sau đây là tóm tắt các thay đổi được thực hiện trong bản sửa đổi này.
- Các tính năng chính được cập nhật, trang 3
- Cập nhật Hình 2, trang 4.
- Cập nhật bảng 1, trang 5
- Cập nhật bảng 2, trang 6
1.2 Bản sửa đổi 9.0
Sau đây là tóm tắt các thay đổi được thực hiện trong bản sửa đổi này.
- Các tính năng chính được cập nhật, trang 3
- Cập nhật bảng 4, trang 8
1.3 Bản sửa đổi 8.0
Sau đây là tóm tắt các thay đổi được thực hiện trong bản sửa đổi này.
- Đã thêm hỗ trợ cho cấu hình 8 làn cho các loại Dữ liệu Raw-14, Raw-16 và RGB-888.
- Cập nhật Hình 2, trang 4.
- Phần cập nhật Các tính năng chính, trang 3.
- Đã cập nhật phần mipi_csi2_rxdecode, trang 5.
- Cập nhật Bảng 2, trang 6 và Bảng 4, trang 8.
1.4 Bản sửa đổi 7.0
Sau đây là tóm tắt các thay đổi được thực hiện trong bản sửa đổi này.
- Đã thêm các phần cấp phụ Các tính năng chính, trang 3 và Gia đình được hỗ trợ, trang 3.
- Cập nhật Bảng 4, trang 8.
- Cập nhật Hình 4 trang 9 và Hình 5 trang 9.
- Đã thêm các phần Giấy phép, trang 10, Hướng dẫn cài đặt, trang 11 và Sử dụng tài nguyên, trang 12.
- Hỗ trợ cốt lõi cho các loại dữ liệu Raw14, Raw16 và RGB888 cho 1, 2 và 4 làn đã được thêm vào.
1.5 Bản sửa đổi 6.0
Sau đây là tóm tắt các thay đổi được thực hiện trong bản sửa đổi này.
- Cập nhật Giới thiệu, trang 3.
- Cập nhật Hình 2, trang 4.
- Cập nhật Bảng 2, trang 6.
- Cập nhật Bảng 4, trang 8.
1.6 Bản sửa đổi 5.0
Sau đây là tóm tắt các thay đổi được thực hiện trong bản sửa đổi này.
- Cập nhật Giới thiệu, trang 3.
- Đã cập nhật tiêu đề cho Hình 2, trang 4.
- Cập nhật Bảng 2, trang 6 và Bảng 4, trang 8.
1.7 Bản sửa đổi 4.0
Đã cập nhật tài liệu cho Libero SoC v12.1.
1.8 Bản sửa đổi 3.0
Sau đây là tóm tắt các thay đổi được thực hiện trong bản sửa đổi này.
- Hỗ trợ cho loại dữ liệu RAW12 đã được thêm vào.
- Đã thêm tín hiệu đầu ra frame_valid_o trong IP, xem Bảng 2, trang 6.
- Đã thêm tham số cấu hình g_NUM_OF_PIXELS trong Bảng 4, trang 8.
1.9 Bản sửa đổi 2.0
Hỗ trợ cho loại dữ liệu RAW10 đã được thêm vào.
1.10 Bản sửa đổi 1.0
Lần xuất bản đầu tiên của tài liệu này.
Giới thiệu
MIPI CSI-2 là thông số kỹ thuật tiêu chuẩn được xác định bởi liên minh Giao diện Bộ xử lý Công nghiệp Di động (MIPI). Thông số kỹ thuật Giao diện nối tiếp máy ảnh 2 (CSI-2) xác định giao diện giữa thiết bị ngoại vi (máy ảnh) và bộ xử lý máy chủ (băng tần cơ sở, công cụ ứng dụng). Hướng dẫn sử dụng này mô tả bộ giải mã máy thu MIPI CSI2 cho PolarFire (MIPI CSI-2 RxDecoding), giải mã dữ liệu từ giao diện cảm biến.
Lõi IP hỗ trợ nhiều làn (1, 2, 4 và 8 làn) cho các loại dữ liệu Raw-8, Raw-10, Raw-12, Raw-14, Raw-16 và RGB-888.
MIPI CSI-2 hoạt động ở hai chế độ—chế độ tốc độ cao và chế độ năng lượng thấp. Ở chế độ tốc độ cao, MIPI CSI-2 hỗ trợ truyền dữ liệu hình ảnh bằng các định dạng gói ngắn và gói dài. Các gói ngắn cung cấp thông tin đồng bộ khung và đồng bộ đường truyền. Các gói dài cung cấp thông tin pixel. Trình tự các gói được truyền như sau.
- Bắt đầu khung (gói ngắn)
- Bắt đầu dòng (tùy chọn)
- Ít gói dữ liệu hình ảnh (gói dài)
- Cuối dòng (tùy chọn)
- Kết thúc khung (gói ngắn)
Một gói dài tương đương với một dòng dữ liệu hình ảnh. Hình minh họa sau đây cho thấy luồng dữ liệu video.
Hình 1 • Luồng dữ liệu video
2.1 Các tính năng chính
- Hỗ trợ các loại dữ liệu Raw-8, Raw-10, Raw-12, Raw-14, Raw-16 và RGB-888 cho 1, 2, 4 và 8 làn
- Hỗ trợ đồng hồ 4 pixel trên mỗi pixel cho chế độ 4 và 8 làn
- Hỗ trợ giao diện video trực tuyến gốc và AXI4
- IP không hỗ trợ giao dịch ở chế độ Nguồn điện thấp
- IP không hỗ trợ chế độ Nhúng/Kênh ảo (ID)
2.2 Các gia đình được hỗ trợ
- PolarFire® SoC
- PolarFire®
Triển khai phần cứng
Phần này mô tả chi tiết triển khai phần cứng. Hình minh họa sau đây cho thấy giải pháp bộ thu MIPI CSI2 có chứa IP MIPI CSI2 RxDecoding. IP này phải được sử dụng cùng với các khối giao diện chung PolarFire ® MIPI IOD và Vòng lặp khóa pha (PLL). IP MIPI CSI2 RxDecoding được thiết kế để hoạt động với các khối PolarFIre MIPI IOG. Hình 2 hiển thị kết nối chân từ PolarFire IOG tới IP MIPI CSI2 RxDecoding. Cần có PLL để tạo đồng hồ song song (đồng hồ pixel). Đồng hồ đầu vào của PLL sẽ từ chân đầu ra RX_CLK_R của IOG. PLL phải được cấu hình để tạo ra đồng hồ song song, dựa trên MIPI_bit_clk và số làn được sử dụng. Phương trình được sử dụng để tính toán đồng hồ song song như sau.
CAM_CLOCK_I = (MIPI _ bit _ clk)/4
PARALLEL_CLOCK = (CAM_CLOCK_I x Số_of_Lanes x 8)/(g _ DATAWIDTH xg _ NUM _ OF _ PIXELS)
Hình minh họa sau đây thể hiện kiến trúc của MIPI CSI-2 Rx dành cho PolarFire.
Hình 2 • Kiến trúc của Giải pháp MIPI CSI-2 Rx cho cấu hình 4 làn
Hình trước hiển thị các mô-đun khác nhau trong IP MIPI CSI2 RxDecoding. Khi được sử dụng cùng với PolarFire IOD Generic và PLL, IP này có thể nhận và giải mã các gói MIPI CSI2 để tạo ra dữ liệu pixel cùng với các tín hiệu hợp lệ.
3.1 Mô tả thiết kế
Phần này mô tả các mô-đun nội bộ khác nhau của IP.
3.1.1 Embsync_ detect
Mô-đun này nhận dữ liệu từ PolarFire IOG và phát hiện mã SYNC được nhúng trong dữ liệu nhận được của mỗi làn. Mô-đun này cũng căn chỉnh dữ liệu từ mỗi làn theo mã SYNC và gửi nó đến mô-đun mipi_csi2_rxdecoding để giải mã gói.
3.1.2 mipi_csi2_rxdecode
Mô-đun này giải mã các gói ngắn và gói dài đến và tạo ra các đầu ra frame_start_o, frame_end_o, frame_valid_o, line_start_o, line_end_o, word_count_o, line_valid_o và data_out_o. Dữ liệu pixel đến giữa tín hiệu bắt đầu và kết thúc dòng. Gói ngắn chỉ chứa tiêu đề gói và hỗ trợ nhiều loại dữ liệu khác nhau. Lõi IP của Bộ thu MIPI CSI-2 hỗ trợ các loại dữ liệu sau cho các gói ngắn.
Bảng 1 • Các loại dữ liệu gói ngắn được hỗ trợ
| Kiểu dữ liệu | Sự miêu tả |
| 0x00 | Bắt đầu khung |
| 0x01 | Kết thúc khung |
Gói dài chứa dữ liệu hình ảnh. Độ dài của gói được xác định bởi độ phân giải ngang mà cảm biến camera được định cấu hình. Điều này có thể được nhìn thấy ở tín hiệu đầu ra word_count_o tính bằng byte.
Hình minh họa sau đây cho thấy việc triển khai bộ giải mã FSM.
Hình 3 • Triển khai bộ giải mã FSM
- Bắt đầu khung: Khi nhận được gói bắt đầu khung, tạo xung bắt đầu khung và sau đó đợi bắt đầu dòng.
- Bắt đầu đường truyền: Khi nhận được chỉ báo bắt đầu đường truyền, tạo xung bắt đầu đường truyền.
- Cuối dòng: Khi tạo xung bắt đầu dòng, lưu trữ dữ liệu pixel và sau đó tạo xung cuối dòng. Lặp lại Bước 2 và 3 cho đến khi nhận được gói cuối khung.
- Kết thúc khung: Khi nhận được gói kết thúc khung, tạo xung kết thúc khung. Lặp lại các bước trên cho tất cả các khung.
CAM_CLOCK_I phải được định cấu hình theo tần số cảm biến hình ảnh để xử lý dữ liệu đến, bất kể Num_of_lanes_i được định cấu hình thành một làn, hai làn hay bốn làn.
IP hỗ trợ các loại dữ liệu Raw-8, Raw-10, Raw-12, Raw-14, Raw-16 và RGB-888. Một pixel trên mỗi đồng hồ được nhận vào data_out_o nếu g_NUM_OF_PIXELS được đặt thành một. Nếu g_NUM_OF_PIXELS được đặt thành 4 thì bốn pixel trên mỗi đồng hồ sẽ được gửi đi và đồng hồ song song phải được định cấu hình thấp hơn 4 lần so với trường hợp bình thường. Cấu hình bốn pixel trên mỗi đồng hồ mang lại cho người dùng sự linh hoạt để chạy thiết kế của họ ở độ phân giải cao hơn và tốc độ dữ liệu máy ảnh cao hơn, giúp đáp ứng thời gian thiết kế dễ dàng hơn. Để chỉ ra dữ liệu hình ảnh hợp lệ, tín hiệu đầu ra line_valid_o được gửi. Bất cứ khi nào nó được xác nhận ở mức cao, dữ liệu pixel đầu ra sẽ hợp lệ.
3.2 Đầu vào và Đầu ra
Bảng sau liệt kê các cổng đầu vào và đầu ra của các tham số cấu hình IP.
Bảng 2 • Cổng đầu vào và đầu ra cho giao diện video gốc
| Tên tín hiệu | Phương hướng | Chiều rộng | Sự miêu tả |
| CAM_CLOCK_I | Đầu vào | 1 | Đồng hồ cảm biến hình ảnh |
| PARALLEL_CLOCK_I | Đầu vào | 1 | Đồng hồ pixel |
| ĐẶT LẠI_N_I | Đầu vào | 1 | Tín hiệu đặt lại thấp hoạt động không đồng bộ |
| L0_HS_DATA_I | Đầu vào | 8-bit | Dữ liệu đầu vào tốc độ cao từ làn 1 |
| L1_HS_DATA_I | Đầu vào | 8-bit | Dữ liệu đầu vào tốc độ cao từ làn 2 |
| L2_HS_DATA_I | Đầu vào | 8-bit | Dữ liệu đầu vào tốc độ cao từ làn 3 |
| L3_HS_DATA_I | Đầu vào | 8-bit | Dữ liệu đầu vào tốc độ cao từ làn 4 |
| L4_HS_DATA_I | Đầu vào | 8-bit | Dữ liệu đầu vào tốc độ cao từ làn 5 |
| L5_HS_DATA_I | Đầu vào | 8-bit | Dữ liệu đầu vào tốc độ cao từ làn 6 |
| L6_HS_DATA_I | Đầu vào | 8-bit | Dữ liệu đầu vào tốc độ cao từ làn 7 |
| L7_HS_DATA_I | Đầu vào | 8-bit | Dữ liệu đầu vào tốc độ cao từ làn 8 |
| L0_LP_DATA_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp tích cực từ làn một. Giá trị mặc định là 0 cho PolarFire và PolarFire SoC. |
| L0_LP_DATA_N_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp âm từ làn một |
| L1_LP_DATA_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp tích cực từ làn hai. Giá trị mặc định là 0 cho PolarFire và PolarFire SoC. |
| L1_LP_DATA_N_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp âm từ làn hai |
| L2_LP_DATA_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp tích cực từ làn ba. Giá trị mặc định là 0 cho PolarFire và PolarFire SoC. |
| L2_LP_DATA_N_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp âm từ làn ba |
| L3_LP_DATA_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp tích cực từ làn bốn. Giá trị mặc định là 0 cho PolarFire và PolarFire SoC. |
| L3_LP_DATA_N_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp âm từ làn bốn |
| L4_LP_DATA_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp tích cực từ làn năm. Giá trị mặc định là 0 cho PolarFire và PolarFire SoC. |
| L4_LP_DATA_N_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp âm từ làn năm |
| L5_LP_DATA_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp tích cực từ làn sáu. Giá trị mặc định là 0 cho PolarFire và PolarFire SoC. |
| L5_LP_DATA_N_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp âm từ làn sáu |
| L6_LP_DATA_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp tích cực từ làn bảy. Giá trị mặc định là 0 cho PolarFire và PolarFire SoC. |
| L6_LP_DATA_N_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp âm từ làn bảy |
| L7_LP_DATA_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp tích cực từ làn tám. Giá trị mặc định là 0 cho PolarFire và PolarFire SoC. |
| L7_LP_DATA_N_I | Đầu vào | 1 | Dữ liệu đầu vào công suất thấp âm từ làn tám |
| dữ liệu_out_o | Đầu ra | g_DATAWIDT H*g_NUM_OF _PIXELS-1: 0 |
8 bit, 10 bit, 12 bit, 14 bit, 16 bit và RGB-888 (24 bit) với một pixel trên mỗi đồng hồ. 32-bit, 40-bit, 48-bit, 56-bit, 64-bit và 96-bit với bốn pixel trên mỗi đồng hồ. |
| dòng_valid_o | Đầu ra | 1 | Dữ liệu đầu ra hợp lệ. Được xác nhận ở mức cao khi data_out_o hợp lệ |
| frame_start_o | Đầu ra | 1 | Được xác nhận ở mức cao trong một đồng hồ khi phát hiện bắt đầu khung trong các gói đến |
| khung_end_o | Đầu ra | 1 | Được xác nhận ở mức cao trong một đồng hồ khi phát hiện thấy kết thúc khung trong các gói đến |
| khung_valid_o | Đầu ra | 1 | Được xác nhận ở mức cao cho một đồng hồ cho tất cả các đường hoạt động trong một khung |
| dòng_start_o | Đầu ra | 1 | Được xác nhận ở mức cao trong một đồng hồ khi phát hiện bắt đầu dòng trong các gói đến |
| dòng_end_o | Đầu ra | 1 | Được xác nhận ở mức cao trong một đồng hồ khi phát hiện thấy kết thúc dòng trong các gói đến |
| từ_đếm_o | Đầu ra | 16-bit | Biểu thị giá trị pixel tính bằng byte |
| ecc_error_o | Đầu ra | 1 | Tín hiệu lỗi cho biết ECC không khớp |
| dữ liệu_type_o | Đầu ra | 8-bit | Đại diện cho kiểu dữ liệu của gói |
Cổng luồng 3.3 AXI4
Bảng sau liệt kê các cổng đầu vào và đầu ra của Cổng luồng AXI4.
Bảng 3 • Các cổng cho giao diện video truyền phát AXI4
| Tên cổng | Kiểu | Chiều rộng | Sự miêu tả |
| ĐẶT LẠI_N_I | Đầu vào | 1bit | Hoạt động thiết lập lại không đồng bộ thấp tín hiệu để thiết kế. |
| CLOCK_I | Đầu vào | 1bit | Đồng hồ hệ thống |
| TDATA_O | Đầu ra | g_NUM_OF_PIXELS*g_DATAWIDTH bit | Xuất dữ liệu video |
| TVALID_O | Đầu ra | 1bit | Dòng đầu ra hợp lệ |
| TLAST_O | Đầu ra | 1bit | Tín hiệu kết thúc khung đầu ra |
| TUSER_O | Đầu ra | 4bit | bit 0 = Kết thúc khung bit 1 = không sử dụng bit 2 = không sử dụng bit 3 = Khung hợp lệ |
| TSTRB_O | Đầu ra | g_DATAWIDTH /8 | Đầu ra dữ liệu video nhấp nháy |
| TKEEP_O | Đầu ra | g_DATAWIDTH /8 | Lưu giữ dữ liệu video đầu ra |
3.4 Tham số cấu hình
Bảng sau liệt kê mô tả các tham số cấu hình được sử dụng trong triển khai phần cứng của khối Bộ giải mã MIPI CSI-2 Rx. Chúng là các tham số chung và có thể thay đổi tùy theo yêu cầu ứng dụng.
Bảng 4 • Thông số cấu hình
| Tên | Sự miêu tả |
| Chiều rộng dữ liệu | Độ rộng dữ liệu pixel đầu vào. Hỗ trợ 8 bit, 10 bit, 12 bit, 14 bit, 16 bit và 24 bit (RGB 888) |
| Chiều rộng làn đường | Số làn đường MIPI. • Hỗ trợ 1, 2, 4 và 8 làn |
| Số lượng pixel | Có các tùy chọn sau: 1: Một pixel trên mỗi đồng hồ 4: Bốn pixel trên mỗi đồng hồ với tần số xung nhịp pixel giảm bốn lần (chỉ khả dụng ở chế độ 4 làn hoặc 8 làn). |
| Đảo ngược dữ liệu đầu vào | Các tùy chọn để đảo ngược dữ liệu đến như sau: 0: không đảo ngược dữ liệu đến 1: đảo ngược dữ liệu đến |
| Kích thước FIFO | Độ rộng địa chỉ của FIFO Byte2PixelConversion, được hỗ trợ trong phạm vi: 8 đến 13. |
| Giao diện video | Giao diện video trực tuyến gốc và AXI4 |
3.5 Sơ đồ thời gian
Các phần sau đây trình bày sơ đồ thời gian.
3.5.1 Gói dài
Hình minh họa sau đây cho thấy dạng sóng thời gian của gói dài.
Hình 4 • Dạng sóng định thời của gói tin dài
3.5.2 Gói ngắn
Hình minh họa sau đây cho thấy dạng sóng thời gian của gói bắt đầu khung.
Hình 5 • Dạng sóng định thời của gói bắt đầu khung
Giấy phép
MIPICSI2 RxDecoding IP RTL rõ ràng bị khóa giấy phép và RTL được mã hóa có sẵn miễn phí.
4.1 Đã mã hóa
Mã RTL hoàn chỉnh được cung cấp cho lõi, cho phép khởi tạo lõi bằng công cụ Thiết kế thông minh. Mô phỏng, tổng hợp và bố trí có thể được thực hiện trong Libero® System-on-Chip (SoC). Mã RTL cho lõi được mã hóa.
4.2 Thời gian thực
Mã nguồn RTL hoàn chỉnh được cung cấp cho lõi.
Hướng dẫn cài đặt
Lõi phải được cài đặt vào phần mềm Libero. Nó được thực hiện tự động thông qua chức năng cập nhật Danh mục trong Libero hoặc CPZ file có thể được thêm thủ công bằng tính năng Add Core catalog. Một khi CPZ file được cài đặt trong Libero, lõi có thể được cấu hình, tạo và khởi tạo trong Smart Design để đưa vào dự án Libero.
Để biết thêm hướng dẫn về cài đặt lõi, cấp phép và sử dụng chung, hãy tham khảo Trợ giúp trực tuyến về SoC của Libero.
Sử dụng tài nguyên
Bảng sau đây cho thấy việc sử dụng tài nguyên củaample Lõi thu MIPI CSI-2 được triển khai trong PolarFire FPGA (gói MPF300TS-1FCG1152I) cho cấu hình RAW 10 và 4 làn.
Bảng 5 • Sử dụng tài nguyên
| Yếu tố | Cách sử dụng |
| DFF | 1327 |
| 4 đầu vào LUT | 1188 |
| LSRAM | 12 |
Phiên bản 0806 của Microsemi Proprietary UG10.0
Tài liệu / Tài nguyên
 |
Bộ giải mã máy thu MICROCHIP UG0806 MIPI CSI-2 cho PolarFire [tập tin pdf] Hướng dẫn sử dụng UG0806 Bộ giải mã máy thu MIPI CSI-2 cho PolarFire, UG0806, Bộ giải mã máy thu MIPI CSI-2 cho PolarFire, Bộ giải mã máy thu MIPI CSI-2, Bộ giải mã máy thu, Bộ giải mã |
